一种43位浮点乘法器的设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一种43位浮点乘法器的设计
谷理想;孙锋;于宗光
【期刊名称】《微电子学与计算机》
【年(卷),期】2009(0)6
【摘要】设计了一个应用于FFT(快速傅里叶变换)系统的43位浮点乘法器.该乘法器采用一种先进的MBA(modified Booth algorithm)编码与部分积产生技术以及一种优良的折中压缩结构,使用了平方根进位选择加法器,同时,还运用了一种方法使得最终求和、舍入和规格化同时完成,提高了运算速度.采用四级流水线,使用FPGA 进行验证,采用0.18μm标准单元库综合实现,系统时钟频率可达184.4MHz.
【总页数】4页(P17-20)
【关键词】乘法器;BooTH编码;平方根进位选择加法器;舍入
【作者】谷理想;孙锋;于宗光
【作者单位】江南大学微电子系;中国电子科技集团公司第58研究所
【正文语种】中文
【中图分类】TN4
【相关文献】
1.一种32位高速浮点乘法器设计 [J], 周德金;孙锋;于宗光
2.一种浮点乘法器的参数化设计 [J], 蒋华;袁红林;徐晨
3.一种高性能32位浮点乘法器的ASIC设计 [J], 赵忠武;陈禾;韩月秋
4.一种模式可配置的单精度浮点乘法器设计 [J], 蒋林;田璞;邓军勇
5.一种模式可配置的单精度浮点乘法器设计 [J], 蒋林;田璞;邓军勇
因版权原因，仅展示原文概要，查看原文内容请购买。