2021年四川师范大学网络工程专业《计算机组成原理》科目期末试卷B(有答案)

2021年四川师范大学网络工程专业《计算机组成原理》科目期末试卷
B（有答案）
一、选择题
1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。

A.在400ns内，存储器可向CPU提供2位二进制信息
B.在l00ns内，每个体可向CPU提供27位二进制信息
C.在400ns内，存储器可向CPU提供2位二进制信息
D.在100ns内，每个体可向CPU提供2位二进制信息
2、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（）位。

A.19
B.18
C.17
D.16
3、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的代码分别为（）。

A.01101010 01101010
B.0101010 01101011
C.01101011 01101010
D.01101011 01101011
4、当定点运算发生溢出时，应（）。

A.向左规格化
B.向右规格化
C.舍入处理
D.发出出错信息
5、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码是（）。

A.循环冗余校验码
B.海明码
C.奇校验码
D.偶校验码
6、在下面描述的PCI总线的基本概念中，不正确的表述是（）。

A.PCI总线支持即插即用
B.PCI总线可对传输信息进行奇偶校验
C.系统中允许有多条PCI总线
D.PCI设备一定是主设备
7、总线的半同步通信方式是（）。

A.既不采用时钟信号，也不采用握手信号
B.只采用时钟信号，不采用握手信号
C.不采用时钟信号，只采用握手信号
D.既采用时钟信号，又采用握手信号
8、在计算机系统中，作为硬件与应用软件之间的界面是（）。

A.操作系统
B.编译程序
C.指令系统
D.以上都不是
9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4s
B.11.7s
C.14s
D.16.8s
10、已知一台时钟频率为2GHz的计算机的CPI为1.2。

某程序P在该计算机上的指令条数为4×10-6。

若在该计算机上，程序P从开始启动到执行结束所经历的时间是4s，则运行P所用CPU时间占整个CPU时间的百分比大约是（）。

A.40%
B.60%
C.80%
D.100%
11、（）不是常用三级时序系统中的一级。

A.指令周期
B.机器周期
C.节拍
D.定时脉冲
12、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（）。

A.16位
B.32位
C.128位
D.256位
13、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。

A.相对寻址
B.寄存器寻址
C.直接寻址
D.变址寻址
14、下列有关I/O接口的叙述中，错误的是（）。

A.状态端口和控制端口可以合用同一个寄存器
B. I/O接口中CPU可访问的寄存器称为I/O端口
C.采用独立编址方式时，I/O端口地址和主存地址可能相同
D.采用统一编址方式时，CPU不能用访存指令访问I/O端口
15、中断屏蔽字的作用是（）。

A.暂停外设对主存的访问
B.暂停对某些中断源的处理
C.暂停对一切中断的处理
D.暂停CPU对主存的访问
二、填空题
16、CPU能直接访问_______和_______，但不能直接访问磁盘和光盘。

17、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。

18、运算器的两个主要功能是：_______，_______
19、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。

20、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。

21、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.
22、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache
的子集。

23、不同机器有不同的________，RISC指令系统是________指令系统的改进。

24、中断处理需要有中断________。

中断________产生，中断________等硬件支持。

25、目前的CPU包括________、 ________和cache、
三、名词解释题
26、软件：
27、RLL码：
28、页式管理：
29、控制存储器的容量
四、简答题
30、DMA方式有什么特点？什么样的I/0设备与主机交换信息时采用DMA方式，举例说明。

31、硬连线控制器如何产生微命令？产生微命令的主要条件是哪些？
32、Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
33、外围设备的I/0控制方式分哪几类？各具什么特点？
五、计算题
34、一台8位微机的地址总线为l6条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的最高地址是多少？
35、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含。

（其结果用二进两位数符）。

已知十进制数x=125，y=-18.125，试计算[x-y]
补
制真值表示，舍入时采用0舍l入法）。

36、假设硬盘传输数据以32位的字为单位，传输速率为1MB/s.CPU的时钟频率为50MHz。

1）采用程序查询的输入/输出方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。

2）采用中断方式进行控制，每次传输的开销（包括中断处理）为100个时钟周期。

求CPU为传输硬盘数据花费的时间比率。

3）采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟
周期，DMA完成时处理中断需要500个时钟周期。

如果平均传输的数据长度为
4KB，问在硬盘工作时处理器将用多少时间比率进行输入/输出操作，忽略DMA申请使用总线的影响。

六、综合题
37、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组
成逻辑框图。

38、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。

假设微指令的执行时间需要40ns，试问：
1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。

2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。

39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。

机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。

和基址寄存器Ra，均为16位。

1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？
一次间接寻址的范围又是多少？
2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又
是多少？画出其指令格式并说明各字段的含义。

3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？
参考答案
一、选择题
1、A
2、A
3、B
4、D
5、A
6、D
7、D
8、A
9、D
10、B
11、A
12、B
13、D
14、D
15、B
二、填空题
16、cache 主存
17、系统软件应用软件系统软件
18、算术运算逻辑运算
19、优先级高优先级低
20、程序地址
21、220 8位（1个字节） 230
22、主存 L1级cache
23、指令系统 CISC
24、优先级仲裁向量控制逻辑
25、控制器运算器
三、名词解释题
26、软件：
由程序构成的系统，分为系统软件和应用软件。

27、RLL码：
游程长度受限码，将原始数据序列变换成
28、页式管理：
一种虚拟存储器的管理方式，把虚拟存储空间和实际存储空间等分成固定容量的页，需要是装入内存，各页可装入主存中不同的实际页面位置。

29、控制存储器的容量
取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。

四、简答题
30、答：由于主存和DMA接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需用CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作效率比程序中断方式的效率高。

适合于高速I/0或辅存与主存之间的信息交换。

因为高
速1/0设备若每次申请与主机交换信息时，都要等待CPU作出中断响应后再进行，很可能因此使数据丢失。

31、答：1.硬连线控制器依靠组合逻辑电路产生微命令；组合逻辑电路的输入是产生微命令的条件，主要有：A、指令代码B、时序信号C、程序状态信息与标志位D、外部请求信号。

32、答：Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。

因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线。

2）Cache不占用外部总线就意味着外部总线可更多地支持I/0设备与主存的信息传输，增强了系统的整体效率。

3）可提高存取速度。

因为Cache与CPU之间的数据通路大大缩短，故存取速度得以提高。

将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。

2）指令Cache可用ROM实现，以提高指令存取的可靠性。

3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。

33、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。

需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。

五、计算题
34、解析：32KB存储空间共占用15条地址线，若32KB的存储地址起始单元为0000H，其范围应为0000H~7FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址也应该相应后移，故最高地址=4000H+7FFFH=BFFFH。

归纳总结：32KB的存储空间是连续的，由于首地址发生变化，因此术地址也会跟
着发生变化。

35、64.解析：首先将x和y转换成浮点数
x=125=0.11111010×2011
y=-18.125=-0.10010001×20101
由于j x=00，0111，因此[j x]补=00，0111，同理[-j y]补=11，1011故
[j x]补=00，0111；00.11111010
[-j y]补=00，0101；11.01101111
下面可以按照5个步骤来做：
1)对阶。

求阶差：
[∆j]补=[j x]补-[j x]补=[j x]补+[-j y]补。

=000111+111011=000010
所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：[y]补=000111，11.110110112）
2)尾数求差。

00.11111010
+00.00100101（这里加的是y尾数的负数补码）
01.00011111
即[x-y]补=00，0111；01.00011111。

3）规格化。

尾数出现01.×××…x，说明需要右规一次即可，阶码加1，最后可得
[x-y]补=00，1000；00.100011111（加了下画线的1为右规丢弃的1）
4）舍入处理。

山于右规低位丢1，因此尾数末位加1，即尾数变为
00.10010000。

5）溢出判断。

最后阶符为00，没有溢出，最后应将[x-y]补=001000，00.10010000转换为二进制真值，即500
x-y=0.10010000×2001000=0.10010000×28=10010000
36、解析：
1）假设采用程序查询方式，则可算出硬盘每秒进行查询的次数为：
1MB/4B=250K次，而查询250K次需要的时钟周期数为250K×100=25000K，则可算出CPU为1/0查询所花费的时间比率为
25000×1000
×100%=50%
50×106
2）假设采用中断方法进行控制，每传送一个字需要的时间为4B
=4μs,而每次传
1MB/s
输
=0.02s。

所以，每次的开销为100个时钟周期，还得先计算出时钟周期，即1
50M Hz
×100%= 传输的50MHz开销为2μs，故CPU为传输硬盘数据花费的时间比率为2μs
4μs
50%.
3）：可算得每秒传输次数1MB/4KB=250次，所以CPU为传输硬盘数据花费的时间比率为
(1000+500)×250
×100%=75%
50×106
六、综合题
37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码
38、解析：在执行本条微指令的同时，预取下一条微指令。

因为这两个操作是在
两个完全不同的部件中执行的，所以这种重叠是完全可行的。

取微指令的时间与执行微指令的时间哪个长，就以它作为微周期
1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。

因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为
30ns，而微指令的执行时间需要40ns。

这种情况下微周期取最长的时间，即40ns。

2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。

这种情况下微周期需取50ns。

39、解析：
1）首先，由于MDR为16位，因此可以得出存储字长为16位。

又由于采用了单字
长指令，因此指令字长为16位。

根据题知道需要实现105种操作，所以操作码需要
7位。

从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4
种寻址方式，故取两位寻址特征位，最后得指令格式为
其中，操作码占7位，可完成105种操作；寻址方式I占2位，可实现4种寻址
方式；形式地址A占7位，故直接寻址的范围为2'=128。

由于存储字长为16位，因此一次间接寻址的寻址范围为216=64K。

2）双字长指令格式如下：
形式地址A和B共同构成新的形式地址，故形式地址占23位，所以可直接寻址的范
围为223=8M。

3）容量为8MB，即8M×8位的存储器。

由于现在的存储字长（或者因为MDR为
16位）为16位，因此可以将8MB写成4M×l6位。

从上面问题可以知道，双字长指令可以访问8MB的容量，肯定可以满足要求，是一种不错的办法。

还有一种方法
就是将变址寄存器R x和基址寄存器R b取22位，那么就可以采用变址寻址和基址寻
址来访问到4M的存储空间。