CMOS集成电路的保护措施

CMOS集成电路的保护措施
CM0S集成电路具有一系列的优点，如功耗低，噪声容限大，抗干扰能力强，可以单电
源驱动，电源应用范围广，输入阻抗高，价格低，易于大规模集成等。

因此它巳成为80年代
集成电路领域中发展最快的品种。

下面介绍一些具体应用时的注意事项，
一·CMOS电路输入端的处理
1．输入信号电压范围：
输入额定电压不能施加在Vss一0．3≤Vin≤VD +0．3范围之外的电压，即输入低电平不
得低于Vss-0．3V，输入高电平不得高于VD口+0．3V。

2．输入电流的限制：
每个输入端输入电流的绝对值应限制在1OmA以内，一般输入电流以不超过
1mA为佳’
这可以通过在输入端加接一个限流电阻来实现。

3．输入信号线的考虑；
有时为了消除信号的延迟和噪声，信号线必须加接电容。

在切断电源开关瞬间，电容将
通过输入保护二极管和电源内阻放电。

当电容容量较大时瞬时放电电流就会很大，有可能烧
坏输入保护二极管。

因此一般当电容容量小于500P时信号线可直接接入输入端。

当电容大
于500P时必须通过一个限流电阻与输入端相接，以防止输入端的过电流损坏。

另外，当输入信号线较长时，必然产生较大的分布电容和分布电感，很容易构成LC振
荡。

一旦产生振荡负电压时很有可能使输入端保护二极管损坏。

因此当输入信号线较长时也
要通过一个限流电阻接入输入端。

=、CMOS电路多余输入端的处理
TTL等电路在忘记处理不使用的输入端时只不过会引起错误的动作，而cMOS 电路则会
；}起漏源电流上升，结温升高，具体表现在① 逻辑电平不正常，③由于cMOS电路输入阻抗
高，因此容易接受外界噪声干扰，使电路产生误动作，③容易使栅极感应静电，造成栅击
穿，使电路受到损坏，因此CMOS电路输入端不允许悬空。

多余的输入端，可根据具体情况与V。

或GND相连接，也可和其它的输入端相连接。

当和V 。

或GND相接时，V 和GND也作为一个信号输入，因此这部分电路也产生一定的
动作I当和其它输入端相接时，对接线及印刷线路设计而言比较简单，但相应地门限电平变
化时杂声容限也会降低，并且会增加输入容量，使速度下低，因而应视用途不同而加以注意。

需特别指出的是整个系统的悬空。

当印刷板的插麈接触不良，或者插座拔去并长时期搁
置时常含使下一级电路输入端漂浮而造成损坏。

因此为了安全起见，可以在备输入端上接入
限流保扩电阻，如图所示。

兰、静电击穿与预防措彘
为了防止产生静电击穿，通常在制造集成电路时在每
个输入端上都加有标准保护网络。

然而有了保护弼络并不
等于绝对安全。

一般保护网络只能承受1KV左右的静电和几伏的干扰脉冲尖峰，而人们在迅
速穿脱人造纤维的服装时由于衣服之间的激烈摩擦，会产生高迭几万伏的静电，这样i~g#g
位如加在MOS器件的栅极和衬底之间，则MOS器件仍有可能被损坏。

因此使用时仍应特别
拄意以下几点l
1．运输和保存时用铝箔或导电性容器密封起来，绝不能存放在易产生静电的泡沫塑料、
塑料袋或其它容器中。

2．工作时人体通过高阻接地，工作服，手套等应由无静电材料制成。

3．为防止电测量仪器的来自交流电的漏电，备类仪器均应良好接地。

4．特别注意烙铁外壳应良好接地，或在焊接时拔去电源插头，以防漏电。

5．焊接印刷板部件时，CMOS电路应在最后安装。

装好CMOS电路的印刷板应用短路插
头短路后存放，或者存放在屏蔽的导电盒内。

6．调试CMOS电路时，如信号谅和电路板是用两组电源，则开机时先接通CMOS装置的
电源，再接通信号源或其它电源。

关机时则先关其它电豫，最后关CMOS装置的电酥。

7．由于CMOS电路是高阻抗器件，高湿度和表面污染会使器件变坏，与一般电子元件一
样应尽量避免在高温、高湿、粉尘条件下使用。

1 CMOS反相器工作原理
CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。

通常P沟道管作为负载管，N沟道管作为输入管。

两个MOS管的开启电压VGS(th)P<0， VGS(th)N >0，通常为了保证正常工作，要求VDD>|VGS(th)P|+VGS(th)N。

COMS反向器
若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压接近VDD。

若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V。

2 CMOS反相器的主要特性
１．电压传输特性和电流传输特性
CMOS反相器的电压传输特性曲线可分为五个工作区。

工作区Ⅰ：由于输入管截止，故vO=VDD，处于稳定关态。

工作区Ⅲ：PMOS和NMOS均处于饱和状态，特性曲线急剧变化，vI值等于阈值电压Vth。

工作区Ⅴ：负载管截止，输入管处于非饱和状态，所以vO≈0V，处于稳定的开态。

表1 CMOS电路MOS管的工作状态表
工作区输入电压vI范围PMOS管NMOS管输出
Ⅰ0≤ vI＜ VGS(th)N 非饱和截止vO＝ VDD ⅡVGS(th)N ≤ vI＜ vO+ VGS(th)P 非饱和饱和
ⅢvO+ VGS(th)P ≤ vI＜ vO+ VGS(th)N 饱和饱和
ⅣvO+ VGS(th)N ≤ vI＜ VDD+ VGS(th)P 饱和非饱和
ⅤVDD+ VGS(th)P ≤ vI ≤VDD截止非饱和vO≈0
CMOS反相器的电流传输特性曲线，只在工作区Ⅲ时，由于负载管和输入管都处于饱和导通状态，会产生一个较大的电流。

其余情况下，电流都极小。

CMOS反相器具有如下特点：
(1) 静态功耗极低。

在稳定时，CMOS反相器工作在工作区Ⅰ和工作区Ⅴ，总有一个MOS管处于截止状态，流过的电流为极小的漏电流。

(2) 抗干扰能力较强。

由于其阈值电平近似为0.5VDD，输入信号变化时，过渡变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等，且随电源电压升高，抗干扰能力增强。

(3) 电源利用率高。

VOH=VDD，同时由于阈值电压随VDD变化而变化，所以允许VDD有较宽的变化范围，一般为+3～+18V。

(4) 输入阻抗高，带负载能力强。

２．输入特性和输出特性
(1) 输入特性
为了保护栅极和衬底之间的栅氧化层不被击穿，CMOS输入端都加有保护电路。

由于二极管的钳位作用，使得MOS管在正或负尖峰脉冲作用下不易发生损坏。

考虑输入保护电路后，CMOS反相器的输入特性如图5所示。

(2) 输出特性
a. 低电平输出特性
当输入vI为高电平时，负载管截止，输入管导通，负载电流IOL灌入输入管，如图3-5-6 所示。

灌入的电流就是N沟道管的iDS，输出特性曲线如图3-5-7 所示。

输出电阻的大小与vGSN(vI)有关，vI越大，输出电阻越小，反相器带负载能力越强。

３．电源特性
CMOS反相器的电源特性包含工作时的静态功耗和动态功耗。

静态功耗非常小，通常可忽略不计。

CMOS反相器的功耗主要取决于动态功耗，尤其是在工作频率较高时，动态功耗比静态功耗大得多。

当CMOS反相器工作在第Ⅲ工作区时，将产生瞬时大电流，从而产生瞬时导通功耗PT。

此外，动态功耗还包括在状态发生变化时，对负载电容充、放电所消耗的功耗。

3 CMOS传输门
CMOS传输门是由P沟道和N沟道增强型MOS管并联互补组成。

传输门传输高电平信号时，若控制信号C为有效电平，则传输门导通，电流从输入端经沟道流向输出端，向负载电容CL充电，直至输出电平与输入电平相同，完成高电平的传输。

若传输低电平信号，电流从输出端流向输入端，负载电容CL经传输门向输入端放电，输出端从高电平降为与输入端相同的低电平，完成低电平传输。

4 CMOS逻辑门电路
１．CMOS与非门、或非门
当输入信号为0时，与之相连的N沟道MOS管截止，P沟道MOS管导通；反之则N沟道MOS管导通，P沟道MOS管截止。

(1) 输出电阻受输入端状态的影响；
(2) 当输入端数目增多时，输出低电平也随着相应提高，使低电平噪声容限降低。

三态输出CMOS门是在普通门电路上，增加了控制端和控制电路构成，一般有三种结构形式。

第一种形式：
在反相器基础上增加一对P沟道T'P和N沟道T'N MOS管。

当控制端为1时，T'P和T'N同时截止，输出呈高阻态；当控制端为0时，T'P和T'N同时导通，反相器正常工作。

该电路为低电平有效的三态输出门。

第二种形式和第三种形式：
漏极开路输出门如图18所示，其原理与TTL开路输出门相同。

CMOS电路以其低功耗、高抗干扰能力等优点得到广泛的应用。

其工作速度已与TTL电路不相上下，而在低功耗方面远远优于TTL电路。

目前国产CMOS逻辑门有CC 4000系列和高速54HC/74HC系列，主要性能比较如下：
系列电源电压/V 传输延迟/ns 边沿时间/ns 最高工作频率/MHz CC4000系列3~18 90 80 3
54HC/74HC系列2~6 9 6 25
表2 CMOS门性能比较
１．CMOS电路的锁定效应
图中的T1～T6均为寄生三极管，是产生锁定效应的原因。

寄生三极管等效电路中，T1和T2构成了一个正反馈电路。

在CMOS电路中如果发生了T1、T2寄生三极管正反馈导电情况，称为锁定效应，或称为可控硅效应。

为保证CMOS电路不产生锁定效应，vI和vO必须满足：
２．CMOS器件使用时应注意的问题
(1) 输入电路的静电防护
措施：运输时最好使用金属屏蔽层作为包装材料；组装、调试时，仪器仪表、工作台面及烙铁等均应有良好接地；不使用的多余输入端不能悬空，以免拾取脉冲干扰。

(2) 输入端加过流保护
措施：在可能出现大输入电流的场合必须加过流保护措施。

如在输入端接有低电阻信号源时、在长线接到输入端时、在输入端接有大电容时等，均应在输入端接入保护电阻RP。

(3) 防止CMOS器件产生锁定效应
措施：在输入端和输出端设置钳位电路；在电源输入端加去耦电路，在VDD 输入端与电源之间加限流电路，防止VDD端出现瞬态高压；在vI输入端与电源之间加限流电阻，使得即使发生了锁定效应，也能使T1、T2电源限制在一定范围内，不致于损坏器件。

如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理，启动时应先接通CMOS电路的电源，再接入信号源或负载电路；关闭时，应先切断信号源和负载电路，再切断CMOS电源。

各类数字集成电路主要性能参数的比较
继续阅读。