tms320vc33的原理图
vc33
第一讲VC33的电源设计这里主要结合实际项目来讲解VC33的最小系统设计，这一讲为电源电路设计，主要分为一下几个部分进行：DSP系统需要的电源种类DSP系统电源供电的特殊要求：上电次序数字/模拟混合系统电源处理方法电源电路设计及器件选型电源在PCB设计时的一些注意事项1、给TI DSP供电TI DSP有5类典型电源引脚：CPU核电源引脚I/O电源引脚PLL电路电源引脚Flash编程电源引脚（仅C2000系列DSP有）模拟电路电源引脚（仅C2000系列DSP有）2、上电次序CPU内核先于I/O上电，后于I/O掉电（TMS320F281X例外，刚好相反）CPU内核与I/O供电应尽可能同时，二者时间相差不能太长（一般不能>1s，否则会影响器件的寿命或损坏器件）为了保护DSP器件，应在内核电源与I/O电源之间加一肖特基二极管3、数字与模拟部分单独供电最后通过磁珠接在一点即可4、电源电路设计主要的考虑因素用哪种类型的电源器件：转换效率、成本和空间输入电压输出电压（输出电压是否可调、输出电压的路数）输出电流控制/状态：EN控制、PowerGood状态5、电源器件选型这里列出一些常用的LDO，供大家在设计时选择双路输出输入电压输出电压输出电流辅助功能TPS767D318： 5V 3.3V/1.8V 1A/1A ENTPS767D301： 5V 3.3V/可调 1A/1A EN单路输出TPS76333： 5V 3.3V 150mA ENTPS76801： 5V 可调 1A EN、PGTPS75701： 5V 可调 3A EN、PGTPS75501： 5V 可调 5A EN、PG我在做VC33设计中用到的电源器件是双路输出的TPS767D318。
实际中的连接电路大家可以参照Datasheet。
6、电源在PCB时的注意事项数字地、模拟地分开，单点连接强烈推荐采用多层板，为电源和地分别安排专用的层同层上的多个电源、地用隔离带分割每个电源引脚附近放置10～100nF旁路滤波电容，以平滑电源的波动在PCB四周均匀分布一些4.7～10uF大电容旁路电容一般采用瓷片电容好了，第一讲就结束了，希望大家对DSP的电源设计有一个比较深的认识，第二讲为复位监控及时钟电路设计，敬请关注！第二讲VC33的复位监控及时钟电路设计一、复位监控电路设计为了使系统被复位信号正确地初始化，复位信号的脉冲宽度必须至少10 个 H1周期以上（即当C3x 运行于33.33MHz 时需要600ns）。
DSP常见问题解答
DSP常见问题解答如何选择外部时钟？DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。
但每个系列不尽相同。
1)TMS320C2000系列：TMS320C20x：PLL可以÷2，×1，×2和×4，因此外部时钟可以为5MHz－40MHz。
TMS320F240：PLL可以÷2，×1，×1.5，×2，×2.5，×3，×4，×4.5，×5和×9，因此外部时钟可以为2.22MHz－40MHz。
TMS320F241/C242/F243：PLL可以×4，因此外部时钟为5MHz。
TMS320LF24xx：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。
TMS320LF24xxA：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。
2)TMS320C3x系列：TMS320C3x：没有PLL，因此外部主频为工作频率的2倍。
TMS320VC33：PLL可以÷2，×1，×5，因此外部主频可以为12MHz －100MHz。
3)TMS320C5000系列：TMS320VC54xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为0.625MHz－50MHz。
TMS320VC55xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为6.25MHz－300MHz。
4)TMS320C6000系列：TMS320C62xx：PLL可以×1，×4，×6，×7，×8，×9，×10和×11，因此外部主频可以为11.8MHz－300MHz。
TMS320C67xx：PLL可以×1和×4，因此外部主频可以为12.5MHz－230MHz。
TMS320VC33 的特性及其硬件设计
文章编号：1009-671X （2005）06-0013-03T M S 320V C 33的特性及其硬件设计孙玲，杨洪利，栾晓明（哈尔滨工程大学信息与通信工程学院，黑龙江哈尔滨150001）摘要：D S P 芯片具有功耗小、高度并行处理的优点，针对T I 公司生产的T M S 320V C 33的主要特性，介绍了浮点D S P 芯片V C 33的内部结构、时钟电路、J T A G 仿真、引导程序的设计等.与以往的D S P 芯片相比，V C 33的特殊数字处理指令集可使它的运算速度达到150M F L O P S ，75M I P S ，指令周期为13n s ，因此大大降低了运算时间，可以满足众多领域的实时处理要求.关键词：D S P ；T M S 320V C 33；时钟；J T A G 仿真中图分类号：T N 911.7文献标识码：A收稿日期：2004-06-30.作者简介：孙玲（1977-），女，硕士研究生，主要研究方向：图像处理.C h a r a c t e r i s t i c s o f t h eV C 33f l o a t i n g -p o i n tD S Pc h i pa n d i t s h a r d w a r e d e s i gn S U NL i n g ，Y A N GH o n g -l i ，L U A NX i a o -m i n g（S c h o o l o f I n f o r m a t i o n a n dC o m m u n i c a t i o nE n g i n e e r i n g ，H a r b i nE n g i n e e r i n g U n i v e r s i t y，H a r b i n 150001，C h i n a ）A b s t r a c t ：D S P c h i p h a s l o w p o w e r c o m s u p t i o n a n d p a r a l l e l p r o c e s s i n g c a p a b i l i t y .A c c o r d i n gt o t h e m a i n c h a r a c t e r i s t i c s o f T M S 320V C 33，t h i s p a p e r i n t r o d u c e s t h e i n t e r n a l s t r u c t u r e o f t h e f l o a t i n g -p o i n t D S PV C 33，c l o c k c i r c u i t ，J T A Gs i m u l a -t i o n a n d b o o t l o a d e r d e s i g n .I n c o n t r a s t t o t h e f o r m e r D S P c h i p，i t s s p e c i a l d i g i t a l p r o c e s s i n g i n s t r u c t i o n s e t c a nm a k e i t s c o m p u t a t i o n s p e e d r e a c h t o 150M F L O P S ，75M I P S a n d i n s t r u c t i o n c y c l e 13n s .T h e r e f o r e i t g r e a t l y r e d u c e s c o m p u t a t i o n t i m e a n d c a n s a t i s f y r e a l t i m e p r o c e s s i n g d e m a n d i nm a n yf i e l d s .K e y w o r d s ：D S P ；T M S 320V C 33；c l o c k ；J T A Gs i m u l a t i o n D S P 芯片，又称数字信号处理器（d ig i t a l s i g n a l pr o c e s s o r ）是一种特别适用于进行数字信号处理的微处理器［1］.它以数字器件特有的稳定性、可重复性、可编程性和易于实现自适应处理特点，取得了突飞猛进的发展.T M S 320V C 3X 系列是隶属于T I 公司T M S 320系列的浮点数字信号处理芯片，是为实现低功耗、高性能而设计的，它主要应用于传真、个人通信、语音编码等领域的无线通信系统中.1T M S 320V C 33的主要特性T M S 320V C 33［2］是一个32位的采用0.18μm 的4层金属C M O S 制造工艺技术的浮点处理芯片.T M S 320V C 33的内部总线和它特殊的数字信号处理指令集可使运算速度达到150M F L O P S （百万次浮点操作/秒），75M I P S （执行百万条指令/秒），指令周期为13n s .T M S 320V C 33通过提高硬件功能来提高速度，而其他处理器是通过改善软件功能或编码速率来提高速度的.这种通过硬件来提高性能的方式在以往单芯片D S P 上是不可能实现的.处理器具有在单个周期内对整数，浮点数据同时执行并行乘法算数运算的强大功能.每个处理器都有1个通用寄存器，1个超高速程序存储器，1条支持并行I /O口的D M A 通道，2个专用辅助寄存器运算单元（A R A U ）和内部的双存取存储器.具有的16M B 大容量地址空间、多处理器接口、多个内部、外部插入等待周期、1个外接端口、2个定时器、1个串行端口和多路中断请求等结构使得这种处理器增强了通用功能.图1为T M S 320V C 33的内部硬件组成框图.包括：C P U 、总线、存储器、外围电路、串行口以及外部总线接口等部分.第32卷第6期应用科技V o l .32，№.62005年6月A p p l i e d S c i e n c e a n d T e c h n o l o g yJ u n .2005图1内部框图1.1C P U的性能1）32位高性能的C P U；2）40位的算数逻辑运算单元（A L U），包括1个32位的桶形移位寄存器；3）2个地址生成器，包括8个辅助寄存器和2个辅助寄存器算数运算单元（A R A U）；4）单指令周期可并行进行算数逻辑和乘法运算；5）两种低功耗方式；6）内核电压1.8V，I/O端口电压为3.3V；1.2总线的特点1）3条数据总线（P D A T A B u s，D D A T A B u s，D M A D A T AB u s）将内部各个单元连接在一起；2）4条地址总线（P A D D RB u s，D A D D R1B u s，D A D D R2B u s，D M A A D D RB u s）传送执行指令所需的地址.1.3存储器的容量片内34K*32b i t的双存取S R A M，省去了外扩R A M带来的程序运行速度下降等问题.1.4在片外围电路在片外围电路由以下几部分组成：1）用来周期产生中断的2个定时器；2）1个串行端口；3）1个直接存储器存取通道（D M A），用来协调并行I/O端口和C P U之间的操作；4）L Q F P封装，144个引脚；5）增加了预解码选择引脚P A G E0~P A G E3，其寻址空间分别为0x000000~0x3F F F F F，0x400000~0x700000，0x800000~0x b F F F F F，0x c00000~ 0x F F F F F F.2时钟电路时钟发生器为V C33提供时钟源，它包括1个内部的振荡器和1个锁相环电路（P L L）.P L L在硬件上用户设置，最高可以进行5倍频.设计者可以自己选择时钟源：1）在X O U T和X I N引脚接入1个晶振，E X T C L K接地；2）把1个外部的时钟源直接接到E X T C L K引脚，X I N接地，X O U T悬空. T M S320V C33的C P U时钟有4种操作模式，这些模式可以控制时钟的分频比，具体的操作是通过外部的C L K M D0和C L K M D1引脚的设置来完成的. V C33的振荡方式如图2所示.图2振荡电路・41・应用科技第32卷3J T A G仿真接口V C33含有1个专用仿真口来支持由I E E E 1149.1标准规范的J T A G仿真，该端口由仿真器直接访问［3］.提供基于扫描的仿真功能，这种设计大大方便了V C33软件的调试.为能与仿真器通信，用户设计的目标板上应有J T A G仿真头.14脚的J T A G 仿真头信号及引脚位置如图3所示.图3J T A G仿真头当仿真头和J T A G目标芯片之间的距离超过15c m时，仿真信号要加缓冲器；小于15c m时，不必加缓冲.图4是不加缓冲器的例子，其中的E M U0和E M U1信号必须通过上拉电阻连接到电源上，提供小于10μs的信号上升时间，R1和R2可以取4.8A.图4仿真信号的连接此外，也可以多处理器同时仿真.J T A G仿真大大方便了汇编语言程序的调试，它可实时的访问目标板上C P U的存储器，寄存器以及I/O口等.调试软件的同时也可以调试硬件，给系统设计带来了很大的方便和灵活性.4B o o t l o a d e r设计引导端接口如图5所示.图5引导端接口V C33硬件复位后，采样M C B L/M P引脚如果为高电平，则片内R O M映射到地址空间的0x000000~0x000F F F.因此，当复位时，由片内R O M的0x809F C1地址处开始执行，此处放有一跳转指令以启动引导程序.在引导程序启动之前，一切外部活动都被禁止.引导程序需要1个小的堆栈区来存放调用和返回指令，S R A M为它分配的空间的起始地址为0x809800.在引导程序结束之后，外部的逻辑或I/O口线都可以安全地使M C B L信号变为无效.然而，为了确保正确的操作，在引导程序没有完全结束前，C P U不能执行任何代码和使用内部数据.图5的X F O三态引脚能在复位时通过上拉电阻把D S P置成M C B L模式.代码段可以在应用程序开始时，使X F O引脚逻辑低电平输出，把D S P置成M P模式：L D I8000h，S TR P T S4L D I2h，I O F5结束语T M S320V C33是T I的3X系列推出比较晚的一款，其性能可以理解为C31的改进型.设计者可以有1M B的片内S R A M，最大吞吐量能达到150M F L O P S.参考文献：［1］赵明忠，顾斌.D S P应用技术［M］.西安：西安电子科技大学出版社，2004.［2］李刚.数字信号微处理器的原理及其开发应用［M］.天津：天津大学出版社，2000.［3］戴明桢，周建江.T M S320C54xD S P结构，原理及应用［M］.北京：北京航空航天大学出版社，2001.［责任编辑：姜海丽］・51・第6期孙玲，等：T M S320V C33的特性及其硬件设计。
DSP 第二章 TMS320VC33的结构
（3）TMS320VC33的读写操作共用一个引 脚，该引脚为输出脚，高电平为读，低电平 为写，任何时候都处于读、写两种状态之 一，多数情况下与外部存取选通信号和页选 通信号配合工作。
C = CMOS E = CMOS EPROM
209、203、 240、241、 242
´F2xx DSP
F = Flash E EP RO M
206、240、 241、243
LC = Low-voltage C M O S (3.3 V)
† TQ FP = Thin Q uad Flat Package
当由0变为1时，DSP由复位向量指定的地址开始执行程序，这里所 述的复位向量也是一种中断向量，而且是中断级别最高的中断向量。
（2）高阻控制信号可以与复位信号配合使用，也可以单独使用，使地址 总线、数据总线和各输出信号处于高阻状态，但应注意与的区别，前者可 以使DSP的所有输出信号均处于高阻状态，而后者只能使主总线接口信号 中的地址线A0～A23、数据线D0～D31、读写控制信号、外部存取选通信 号、页选通信号处于高阻状态；二者的另一个区别是：＝0不仅使各种输 出信号处于高阻状态，同时也使DSP的存储器和寄存器的内容丢失，而仅 仅使前述的4 种信号处于高阻的保持状态，不丢失有关的内容。
2.3.3串行口信号
串行口信号共6个，分别对应于6个引脚，这6个引脚构成一个 全双工的串口，即任何时候都可以同时进行数据的接收和发送， 而且接收和发送的数据的字长可以是8位、16位、24位或32位。 对串行口的6个信号说明如下：
TMS320VC33的特性及其硬件设计
文章编号:1009-671X (2005)06-0013-03TMS320VC33的特性及其硬件设计孙 玲,杨洪利,栾晓明(哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001)摘 要:DSP 芯片具有功耗小、高度并行处理的优点,针对TI 公司生产的TMS320VC33的主要特性,介绍了浮点DSP 芯片VC33的内部结构、时钟电路、J TA G 仿真、引导程序的设计等.与以往的DSP 芯片相比,VC33的特殊数字处理指令集可使它的运算速度达到150MFLOPS ,75MIPS ,指令周期为13ns ,因此大大降低了运算时间,可以满足众多领域的实时处理要求.关键词:DSP ;TMS320VC33;时钟;J TA G 仿真中图分类号:TN91117 文献标识码:A收稿日期:2004-06-30.作者简介:孙 玲(1977-),女,硕士研究生,主要研究方向:图像处理.Characteristics of the VC 33floating 2point DSP chipand its hardw are designSUN Ling ,YAN G Hong 2li ,L UAN Xiao 2ming(School of Information and Communication Engineering ,Harbin Engineering University ,Harbin 150001,China )Abstract :DSP chip has low power comsuption and parallel processing capability.According to the main characteristics of TMS320VC33,this paper introduces the internal structure of the floating 2point DSP VC33,clock circuit ,J T AG simula 2tion and bootloader design.In contrast to the former DSP chip ,its special digital processing instruction set can make its computation speed reach to 150MFLOPS ,75MIPS and instruction cycle 13ns.Therefore it greatly reduces computation time and can satis fy real time processing demand in many fields.K eyw ords :DSP ;TMS320VC33;clock ;J TA G simulation DSP 芯片,又称数字信号处理器(digital signal processor )是一种特别适用于进行数字信号处理的微处理器[1].它以数字器件特有的稳定性、可重复性、可编程性和易于实现自适应处理特点,取得了突飞猛进的发展.TMS320VC3X 系列是隶属于TI 公司TMS320系列的浮点数字信号处理芯片,是为实现低功耗、高性能而设计的,它主要应用于传真、个人通信、语音编码等领域的无线通信系统中.1 TMS320VC33的主要特性TMS320VC33[2]是一个32位的采用0118μm的4层金属CMOS 制造工艺技术的浮点处理芯片.TMS320VC33的内部总线和它特殊的数字信号处理指令集可使运算速度达到150MFLOPS (百万次浮点操作/秒),75M IPS (执行百万条指令/秒),指令周期为13ns.TMS320VC33通过提高硬件功能来提高速度,而其他处理器是通过改善软件功能或编码速率来提高速度的.这种通过硬件来提高性能的方式在以往单芯片DSP 上是不可能实现的.处理器具有在单个周期内对整数,浮点数据同时执行并行乘法算数运算的强大功能.每个处理器都有1个通用寄存器,1个超高速程序存储器,1条支持并行I/O 口的DMA 通道,2个专用辅助寄存器运算单元(ARAU )和内部的双存取存储器.具有的16MB 大容量地址空间、多处理器接口、多个内部、外部插入等待周期、1个外接端口、2个定时器、1个串行端口和多路中断请求等结构使得这种处理器增强了通用功能.图1为TMS320VC33的内部硬件组成框图.包括:CPU 、总线、存储器、外围电路、串行口以及外部总线接口等部分. 第32卷第6期 应 用 科 技 Vol.32,№.62005年6月 Applied Science and Technology J un.2005图1 内部框图111 CPU的性能1)32位高性能的CPU;2)40位的算数逻辑运算单元(AL U),包括1个32位的桶形移位寄存器;3)2个地址生成器,包括8个辅助寄存器和2个辅助寄存器算数运算单元(ARAU);4)单指令周期可并行进行算数逻辑和乘法运算;5)两种低功耗方式;6)内核电压118V,I/O端口电压为313V; 112 总线的特点1)3条数据总线(PDA TA Bus,DDA TA Bus, DMADA TA Bus)将内部各个单元连接在一起;2)4条地址总线(PADDR Bus,DADDR1Bus, DADDR2Bus,DMAADDR Bus)传送执行指令所需的地址.113 存储器的容量片内34K×32bit的双存取SRAM,省去了外扩RAM带来的程序运行速度下降等问题.114 在片外围电路在片外围电路由以下几部分组成:1)用来周期产生中断的2个定时器;2)1个串行端口;3)1个直接存储器存取通道(DMA),用来协调并行I/O端口和CPU之间的操作;4)LQFP封装,144个引脚;5)增加了预解码选择引脚PA GE0～PA GE3,其寻址空间分别为0x000000～0x3FFFFF,0x400000～0x700000,0x800000～0xbFFFFF,0xc00000～0xFFFFFF.2 时钟电路时钟发生器为VC33提供时钟源,它包括1个内部的振荡器和1个锁相环电路(PLL).PLL在硬件上用户设置,最高可以进行5倍频.设计者可以自己选择时钟源:1)在XOU T和XIN引脚接入1个晶振,EXTCL K接地;2)把1个外部的时钟源直接接到EXTCL K引脚,XIN接地,XOU T悬空. TMS320VC33的CPU时钟有4种操作模式,这些模式可以控制时钟的分频比,具体的操作是通过外部的CL KMD0和CL KMD1引脚的设置来完成的. VC33的振荡方式如图2所示.图2 振荡电路・41・应 用 科 技 第32卷3 J TA G 仿真接口VC33含有1个专用仿真口来支持由IEEE 114911标准规范的J TA G 仿真,该端口由仿真器直接访问[3].提供基于扫描的仿真功能,这种设计大大方便了VC33软件的调试.为能与仿真器通信,用户设计的目标板上应有J TA G 仿真头.14脚的J TA G 仿真头信号及引脚位置如图3所示.图3 J TA G 仿真头当仿真头和J TA G 目标芯片之间的距离超过15cm 时,仿真信号要加缓冲器;小于15cm 时,不必加缓冲.图4是不加缓冲器的例子,其中的EMU0和EMU1信号必须通过上拉电阻连接到电源上,提供小于10μs 的信号上升时间,R 1和R 2可以取418Ω.图4 仿真信号的连接此外,也可以多处理器同时仿真.J TA G 仿真大大方便了汇编语言程序的调试,它可实时的访问目标板上CPU 的存储器,寄存器以及I/O 口等.调试软件的同时也可以调试硬件,给系统设计带来了很大的方便和灵活性.4 Bootloader 设计引导端接口如图5所示.图5 引导端接口 VC33硬件复位后,采样MCBL/MP 引脚如果为高电平,则片内ROM 映射到地址空间的0x000000～0x000FFF.因此,当复位时,由片内ROM 的0x809FC1地址处开始执行,此处放有一跳转指令以启动引导程序.在引导程序启动之前,一切外部活动都被禁止.引导程序需要1个小的堆栈区来存放调用和返回指令,SRAM 为它分配的空间的起始地址为0x809800.在引导程序结束之后,外部的逻辑或I/O 口线都可以安全地使MCBL 信号变为无效.然而,为了确保正确的操作,在引导程序没有完全结束前,CPU 不能执行任何代码和使用内部数据.图5的XFO 三态引脚能在复位时通过上拉电阻把DSP 置成MCBL 模式.代码段可以在应用程序开始时,使XFO 引脚逻辑低电平输出,把DSP 置成MP 模式:LDI 8000h ,STRPTS 4LDI2h ,IOF5 结束语TMS320VC33是TI 的3X 系列推出比较晚的一款,其性能可以理解为C31的改进型.设计者可以有1MB 的片内SRAM ,最大吞吐量能达到150MFLOPS.参考文献:[1]赵明忠,顾 斌.DSP 应用技术[M ].西安:西安电子科技大学出版社,2004.[2]李 刚.数字信号微处理器的原理及其开发应用[M ].天津:天津大学出版社,2000.[3]戴明桢,周建江.TMS320C54x DSP 结构,原理及应用[M ].北京:北京航空航天大学出版社,2001.[责任编辑:姜海丽]・51・第6期 孙 玲,等:TMS320VC33的特性及其硬件设计。
TMS320VC33-120
D D D D D D D D D D D D D
D
D D D D D D D D D
description
The TMS320VC33 DSP is a 32-bit, floating-point processor manufactured in 0.18-µm four-level-metal CMOS (TImeline) technology. The TMS320VC33 is part of the TMS320C3x generation of DSPs from Texas Instruments. The TMS320C3x’s internal busing and special digital-signal-processing instruction set have the speed and flexibility to execute up to 150 million floating-point operations per second (MFLOPS). The TMS320VC33 optimizes speed by implementing functions in hardware that other processors implement through software or microcode. This hardware-intensive approach provides performance previously unavailable on a single chip. The TMS320VC33 can perform parallel multiply and ALU operations on integer or floating-point data in a single cycle. Each processor also possesses a general-purpose register file, a program cache, dedicated ARAUs, internal dual-access memories, one DMA channel supporting concurrent I/ O, and a short machine-cycle time. High performance and ease of use are the results of these features.
TMS320VC33DSP芯片说明书
D On-Chip Memory-Mapped Peripherals:
− One Serial Port − Two 32-Bit Timers − Direct Memory Access (DMA) Coprocessor for Concurrent I/O and CPU Operation Fabricated Using the 0.18-µm (leff-Effective Gate Length) TImeline Process Technology by Texas Instruments (TI ) 144-Pin Low-Profile Quad Flatpack (LQFP) (PGE Suffix) Two Address Generators With Eight Auxiliary Registers and Two Auxiliary Register Arithmetic Units (ARAUs) Two Low-Power Modes Two- and Three-Operand Instructions Parallel Arithmetic / Logic Unit (ALU) and Multiplier Execution in a Single Cycle Block-Repeat Capability Zero-Overhead Loops With Single-Cycle Branches Conditional Calls and Returns Interlocked Instructions for Multiprocessing Support Bus-Control Registers Configure Strobe-Control Wait-State Generation 1.8-V (Core) and 3.3-V (I/O) Supply Voltages On-Chip Scan-Based Emulation Logic, IEEE Std 1149.1† (JTAG)
TMS320vc33最小系统设计
TMS320VC33最小系统设计队名：专业：队员：摘要:在应用TMS320VC33构成DSP 应用系统时,要对其电源、时钟、数据和程序等进行管理，为此我们设计了以TMS320VC33芯片为核心的DSP最小系统，它含有电源模块、复位模块、时钟模块、RAM存储器、FLASH存储器等。
本文主要介绍了VC33最小系统的硬件设计及基于JTAG的外部FLASH在系统编程与引导技术。
关键词: DSP、最小系统、TMS320VC33、JTAG 、FLASH 、引导、系统编程1 概述TMS320C3X系列是隶属TMS320家族的一个低价位32位浮点DSP。
目前主要应用于数字化音频、视频会议、工控和机器人等方面，还可应用于电力系统在线监测方面。
其中VC33的最高处理速度为150 MFlops(浮点运算)。
其主要特点和组成：a.高品质的浮点DSP，指令周期为13 ns和17 ns，处理速度为150 M 和120 MFlops。
b.低功耗(＜200 mW@150 MFlops)。
c.5倍PLL时钟发生器。
d.34 K×32 bit片内RAM。
e.32位指令字，24位地址线。
f.支持Bootloader，1个串口，2个32位定时器和1个DMA。
g.8个辅助寄存器，AR0―AR7h.双电压供电，1.8 V内核电压和3.3 V的I/O电压。
i.支持JTAG调试标准，4个简单、高效的预译码信号。
2VC33硬件最小系统VC33最小系统的硬件设计主要包括：供电电路、时钟电路、复位电路、JTAG接口电路、存储器扩展电路等。
系统框图如下：图1. 系统框图2.1 供电电路由于VC33芯片需要1.8V及3.3V两路电压，本设计选用TPS767D318作为电源管理芯片，该芯片属于线性降压型DC/DC变换芯片，可以由5V同时产生3.3V和1.8V两种电压，其最大输出电流为1A，可以满足本设计需要。
该芯片自带电源监控及复位管理功能，能方便的电源及复位电路设计。
《DSP原理及应用》课件_第3章 浮点DSP芯片TMS320VC33
`VC33内存组织结构
`VC33中断向量
`VC33与片上设备有关的寄存器
3.2 TMS320VC33的硬件结构
2) TMS320VC33的内部结构（续）
中断
四种外部中断（INT3~INT0）
片内I/O设备中断
RESET信号引起的不可屏蔽中断
Copyright 2012 杨词慧. All rights reserved.
内部整体结构及总线
程序指令总线：指令地址总线
(PADDR)和指令数据总线(PDATA)
数据总线：数据地址总线(DADDR1-2) 和数据内容总线(DDATA)
DMA总线: DMA地址总线和数据总线
Copyright 2012 杨词慧. All rights reserved.
`VC33内部结构及总线连接
SP
数据存储器 8098F6h
8098F6
8098F6h
FFFF0DA4
3.3 `C3x指令系统
1) 汇编指令集简介（续）
两操作数的算术与逻辑运算指令
源操作数：可以是存储字、寄存器或指
令字的一部分
目的操作数：寄存器
Copyright 2012 杨词慧. All rights reserved.
EXTCLK：外部时钟
XOUT，XIN：时钟输出/输入 CLKMD0, CLKMD1：时钟模式选择
Copyright 2012 杨词慧. All rights reserved.
RSV0~RSV1：保留
3.2 TMS320VC33的硬件结构
1) TMS320VC33的引脚及其功能 (续)
3.2 TMS320VC33的硬件结构
TMS320VC33并行自举的实现
TMS320VC33并行自举的实现徐良波;龙小民【摘要】为了实现DSP程序的高速运行,DSP利用自身对FLASH进行烧写,将程序写入FLASH中,在上电时将程序从低速的FLASH加载到高速片内SRAM里,然后在SRAM里高速运行,这个过程称为自举.介绍了TI新一代高性能32位浮点DSP芯片TMS320VC33外扩一片富士通公司的512 k×16位FLASH(MBM29DL800TA)并行自举的具体实现过程,着重阐述了自举系统的硬件设计、DSP对FLASH的烧写程序以及具体的操作步骤.【期刊名称】《现代电子技术》【年(卷),期】2007(030)022【总页数】3页(P183-184,190)【关键词】DSP;TMS320VC33;FLASH;并行自举【作者】徐良波;龙小民【作者单位】中船重工第710研究所,湖北,宜昌,443003;中船重工第710研究所,湖北,宜昌,443003【正文语种】中文【中图分类】TE9371 引言有些数字信号处理器片内没有ROM，所以用户程序只能存放在片外，片外存储器的读写速度远没有片内SRAM来得快，所以程序要想在片内高速SRAM里运行，系统就需要在上电时将程序从外部设备加载到片内SRAM里，然后在SRAM里运行，这个过程称为自引导。
TI公司的新一代高性能32位浮点数字信号处理器TMS320VC33[1]具有自引导功能，这种引导功能是由TMS320VC33内部的固化引导程序实现的。
TMS320VC33实时运行的程序和数据可以从外部廉价的低速EPROM中并行装入，也可以从TMS320VC33的串行口装入。
其中，并行自举加载速度最快，虽然占用DSP数据区的部分地址，但无须增加其他接口芯片，且电路简单，因此得到广泛的应用。
下面将以TMS320VC33外挂一片富士通公司的512 k×16位FLASH(MBM29DL800TA)为例，介绍TMS320VC33如何实现并行自举。
一种基于TMS320VC33 DSP的通用图像处理系统设计
摘要：介绍了一种以美国TI公司推出的浮点DSP—TMS320VC33为处理器的通用图像处理系统，阐述了该系统的硬件设计思想及软件开发流程。
该系统具备良好的算法通用性，是一种优良的图像处理平台。
关键词：图像处理；DSP1 引言为了实现实时采集摄像机视场中的图像数据并完成相应的图像处理算法运算的任务，我们选择了美国TI公司TMS320系列中一款浮点型DSP—TMS320VC33作为信号处理器核心，研制开发出一种图像处理算法可灵活加载的通用图像处理系统。
该系统能处理50场/秒的，图像分辨率256×288至768×288可调的标准电视图像信号。
用户只需要通过修改算法软件，便可以在此硬件平台上运行该算法。
本系统可提供实验室图像处理算法研究及产品开发。
2 TMS320VC33的特点TMS320VC33是TI推出的TMS320C3X浮点DSP中最新的一款32位高性能数字信号处理器。
指令周期分13ns和17ns两种，单周期完成 32位整数、40位浮点乘法运算，DSP工作在75MHz主频时，运算能力达150MFLOPS（Million Floating-Point Operations Per Second）；片内34K×32bit SRAM，组织为2个16K和2个2K的块；片上集成一个同步串口，两个32bit的定时器，一个DMA 通道；总存储空间为16M×32bit，程序、数据和I/O空间都包含在这16M空间中，可以按照不同的要求采用不同的方法进行分配地址，从而可以达到最大的存储器利用率；具有程序引导装载功能（Bootloader），可以在系统复位后，方便的将程序数据从慢速的外部存储器中装载到快速的片内RAM中运行；支持IEEE Std 1149.1（JTAG）标准；0.18-um工艺，1.8V核心电压，3.3V I/O电压；低功耗（<200mW@150MFLOPS）。