数电实验复习
数电复习要点
八．综合电路分析（12分）由四位二进制计数器74LS163（功能表见表8-1）、二-四线译码器74LS139（功能表见表8-2）、三态传输门74LS125组成的序列信号发生器如图8-1所示，分析该电路(1)计数器的模M=?(2)画出所使用状态的状态转移图。
(3)写出由输出端F输出的序列信号（设计数器的初始状态为0110）。
表8-1 74LS163功能表表8-2 74LS139功能表FLS74163六、时序逻辑电路分析（12分）假设电路中触发器的初始状态为0，数据选择器74LS151的功能表如表6.1所示。
1，图中触发器构成的计数器是同步还是异步计数器？2，计数器的计数模值是多少？画出计数器部分的状态转移图（Q2为高位）。
3根据图6.1所示的电路（注意其地址端的接法），画出电路在图6.3所示输入信号D及时钟的作用下，电路输出端F的波形图（在图6.3的下方直接画出）。
图6.2时序电路000CPDF图6.3输入信号波形八．（10分）状态化简化简表8-1状态表为最简状态表。
解：使用隐含表（3分）中间步骤和方法正确（4分）七．状态机及状态简化（12分）（1）,（6分）设计一个时序电路，比较两个串行输入信号X1和X0，当连续两次或两次以上输入信号X1和X0不一致时，输出信号是Z=1，其余情况输出Z=0。
画出其原始状态图。
答案：设A状态为初始状态，B状态为检测到第一个01或10并记忆。
原始状态图：00/011/0（6分，若非如图的最简形式，但答案正确，不扣分。
例如在A 状态下，将01，10输入分别设置下一状态等） （2），（6分）对原始状态表（表7-1）进行简化表7-1 原始状态表A DC B B CA D 0110SnS n+1ZX=0X=1X=0X=1A B C D000答案：做隐含表：B C DABCX X X X AD BC AD BCAD 及BC 可合并。
简化后的状态表为：A BB A1SnS n+1ZX=0X=1X=0X=1A B00（6分，隐含表，3分，有错酌情扣分。
数电复习知识点
数电复习知识点引言数字电子技术（Digital Electronics）是电子技术中的一个重要分支，主要涉及逻辑电路的设计、数字信号处理和数字系统的运行等方面。
对于学习数电的同学来说，了解关键的复习知识点是非常重要的。
本文将为大家整理数电的复习知识点，帮助大家更好地掌握这门学科。
一、数电基础知识1. 集成电路集成电路（Integrated Circuit，IC）是指在单个芯片上集成了大量的电子元件或器件。
它分为模拟集成电路和数字集成电路两种类型，其中数电主要涉及数字集成电路。
数电中常使用的数字集成电路包括门电路、触发器、计数器等。
2. 二进制二进制是数电中最常用的数字表示方式，以0和1两个数字表示。
在数字电子系统中，所有的数据和信号都以二进制形式存在。
掌握二进制的转换和计算方法是数电学习的基础。
3. 逻辑门电路逻辑门电路是由晶体管等电子元件组成的电子电路，用于实现逻辑运算。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
了解逻辑门的基本原理和实现方式是数电学习的重点。
二、数字系统设计1. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于当前的输入值。
通过逻辑门的组合和连接，可以实现不同的逻辑功能。
理解组合逻辑电路的设计与实现是数电学习的核心内容。
2. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器（Flip-flop）组成的电路，其输出不仅依赖当前的输入值，还和过去的状态有关。
时序逻辑电路具有记忆功能，可以实现存储和状态转换等功能。
3. 计数器与寄存器计数器是时序逻辑电路中的一种常见电路，用于计算和记录输入脉冲的数量。
计数器的类型包括二进制计数器、BCD码计数器、环形计数器等。
寄存器是一种能够存储多个数据位的时序逻辑电路，常用于数据存储与传输。
三、数字信号处理1. 时域与频域时域是指信号随时间变化的特性，频域是指信号在频率上的特性。
了解时域与频域的概念和分析方法对于数字信号处理非常重要。
数字电子技术复习题及参考答案
数字电子技术复习题及参考答案一、单选题1、以下式子中不正确的是（）A.1AAB.AAAC.ABABD.1A12、在数字电路中，稳态时三极管一般工作在()状态。
在图示电路中，若ui0，则三极管T(),此时uo=()A．放大，截止，5VB．开关，截止，3.7VC．开关，饱和，0.3VD．开关，截止，5V3、N个变量可以构成（）个最小项。
A.NB.2NC、2ND、2N-14、图中电路为TTL门电路，为了使输出等于，选择正确答案（）。
A．正确，错误，错误B．正确，错误，正确C．正确，正确，正确D．正确，正确，错误5、TTL门电路输入端悬空时，应视为（）；(高电平，低电平，不定）。
此时如用万用表测量其电压，读数约为（）（3.5V，0V，1.4V）。
A．不定B．高电平，3.5VC．低电平，0VD．高电平，1.4V6、一个64选1的数据选择器有（）个选择控制信号输入端。
A．6B．16C．32D．647、设计计数器时应选用（）。
A．锁存器B．边沿触发器C．同步触发器D．施密特触发器8、欲将频率为f的正弦波转换成为同频率的矩形脉冲，应选用（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．T'触发器9、一片64k某8存储容量的只读存储器（ROM），有（）。
A.64条地址线和8条数据线B.64条地址线和16条数据线C.16条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作（）存入数据，断电（）数据；RAM可以在工作中（）读写数据，断电（）数据。
A.中，不丢失；随时，将丢失B.前，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失11、若逻辑表达式FAB,则下列表达式中与F相同的是()A.FABB.FABC.FABD.不确定12、下列电路中，不属于组合电路的是：（）A.数字比较器；B.寄存器；C.译码器；D.全加器；13、不能用来描述组合逻辑电路的是：（）A.真值表；B.卡诺图；C.逻辑图：D.驱动方程；14、利用中规模集成计数器构成任意进制计数器的方法有()A.复位法B.预置数法C.级联复位法D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是（）个。
数电复习资料
一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。
（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。
（）3．对于二进制正数，原码、反码和补码都相同。
（）4．在数字电路中，半导体器件都工作在开关状态。
（）5．单稳态触发器可作时钟脉冲信号源使用。
（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。
（）7．异或门两个输入相同时，输出高电平。
（）8．对于或非门的闲置输入端可直接接地或低电平。
（）9．同步触发器具有空翻现象。
（）10．T 触发器只有翻转功能。
（）11．触发器具有记忆功能。
（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。
（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。
（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。
（）15．集电极开路门的输出端可并联实现线与逻辑。
（）16．多谐振荡器只有两个暂稳态。
（）17．十进制数45的8421BCD码是101101。
（）18．同或门两个输入相同时，输出高电平。
（）19．对于与非门的闲置输入端可直接接电源或高电平。
（）20．对于二进制数负数，补码和反码相同。
（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。
（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。
（）23．如图所示电路的输出F=A+B。
（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。
（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。
（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。
数电复习资料
数电复习资料数电总复习（⼀）选择1. 逻辑函数的最简结果为A. B.C. AB+D. （）解：A2.下列函数中等于A的是A. A+1B.C. D. A（A+B）（）解：D3. 下列逻辑代数运算错误的是A. A+A=AB. AC. A·A = 1D. A+（）解：C4. 下列逻辑代数运算错误的是：A. AB. A+1=AC. AD. A+0=A（）解：B5. 在对⼗进制数进⾏的8421码编码时，对应关系错误的是：A. 1B.C. 0D. 8（）解：B6.摩根定律（反演律）的正确表达式是：A. B.C. D. （）解：D7. 指出四变量A、B、C、D的最⼩项应为A. B.C. D. （）8.逻辑式A+AB+ABC+A C，化简后为A. AB. BC. ABD. 以上各项都不是（）解：A9. 由开关组成的逻辑电路如图所⽰，设开关A、B分别有如图所⽰为“0”和“1”两个状态，则信号灯L亮的逻辑式为L＝AB＋B. L＝＋ABC. L＝＋D. 以上各项都不是（）解：C10. 逻辑式F＝可变换为A. F＝B.C. D. 以上各项都不是（）解：C11. 在数字电路中，晶体管的⼯作状态为：A. 饱和B. 放⼤C. 饱和或放⼤D. 饱和或截⽌（）解：D12.逻辑电路如图所⽰，其逻辑函数Y的表达式式为：A.B.C.D. （）解：C13. 已知F=AB+CD，选出下列可以肯定使F = 0的情况：A. A = 0，BC = 1B. B = C = 1C. C = 1，D = 0D. AB = 0，CD = 0 （）解：D14. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“1”的时刻应是 t1t2t3D. 以上各项都不是（）解：C15. 如图所⽰正逻辑TTL各电路中，电路输出处于⾼电平的有（a）（b）（c）（d）（）解：（a）16. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“0”的时刻应是t1t2t3D. 以上各项都不是（）解：C17. 逻辑图和输⼊A，B的波形如图所⽰，分析当输出F为“0”的时刻应是t1t2t3D. 以上各项都不是（）解：B18逻辑图和输⼊A，B的波形如图所⽰，分析在t时刻输出F为1“1”“0”任意以上各项都不是（）解：A19. 图⽰逻辑电路的逻辑式为A.B.C. A+BC20. 逻辑符号如图所⽰，其中表⽰“与⾮”门的是（）解：（d）21. 逻辑电路如图所⽰，当输⼊A=“0”，输⼊B为正弦波时，则输出F应为“1”“0”正弦波D. 以上各项都不是（）解：A22. 逻辑图和输⼊A，B的波形如图所⽰，分析在t时刻输出F为1“1”“0”C. 不定D. 以上各项都不是（）解：B23. TTL三态输出“与⾮”门电路的输出⽐TTL“与⾮”门电路多⼀个状态是A. ⾼电平B. 低电平C. ⾼阻24. 逻辑电路如图所⽰，其功能相当于⼀个门与⾮门C. 异或门D. 以上各项都不是（）解：C25.图⽰逻辑电路为“与⾮”门“与”门“或”门“或⾮”门（）解：A26. 晶体管的开关作⽤是饱合时集—射极接通，截⽌时集—射极断开饱合时集—射极断开，截⽌时集—射极接通饱合和截⽌时集—射极均断开以上各项都不是（）27. 图⽰逻辑符号的状态表为（）A. B. C. D. 以上各表都不是（）解：C28. 逻辑图如图（a）所⽰，输⼊A、B的波形如图（b），试分析在t1瞬间输出F为“1”“0”不定D. 以上各项都不是（）解：B29. 图⽰逻辑电路的逻辑式为A.B.C. AB+CD. 以上各项都不是（）A. B. C. D. 以上各表都不是（）解：B31. 图⽰逻辑符号的状态表为以上各表都不是（）解：C32. 在正逻辑条件下，如图所⽰逻辑电路为“与”门“或”门“⾮”门D. 以上各项都不是（）解：A33. 在正逻辑条件下，如图所⽰门电路的逻辑式为F ABCF A+B+CFF（）解：B34. 逻辑门电路的逻辑符号如图所⽰，能实现F＝AB逻辑功能的是（）（d）以上各项都不是（）解：（a）35. TTL三态输出“与⾮”门电路的输出⽐TTL“与⾮”门电路多⼀个状态是A. ⾼电平B. 低电平C. ⾼阻D. 以上各项都不是（）解：C36. 如图所⽰逻辑电路其逻辑表达式为A. Y=A+BB. Y=（C. Y=D. Y（）解：D37. 组合逻辑电路任何时刻的输出信号与该时刻的输⼊信号及与电路原来所处状态的关系是A. ⽆关⽆关B. ⽆关有关C. 有关⽆关D. 有关有关（）解：C38. 图⽰逻辑电路的逻辑式为A.B.C.D. 以上各项都不是（）解：C39. 在函数K=AB+CD的真值表中，F=1的状态有多少个？A. 2B. 4C. 6D. 7 （）解：D40. 全加器逻辑符号如图所⽰，当A i=“1”，B i=“1”，C i-1=“1”时，C i-1和S 分别为i ?C i = 1 S i = 0C i = 0 S i = 1C i = 1 S i = 1D. 以上各项都不是（）解：C41. ⼋路数据选择器如图所⽰，该电路实现的逻辑函数F等于（多项选择）A．B.C.D. A+B（）解：A ; C42. 逻辑状态表如下所⽰，指出能实现该功能的逻辑部件是A．⼆进制译码器 B．⼗进制编码器C．⼆进制编码器 D. 以上各项都不是（）解：C43. 全加器逻辑符号如图所⽰，当A i=“1”，B i=“1”，C i-1=“0”时，C和S i分别为iC i = 0 01 11 0以上各项都不是（）解：C44. 图⽰为采⽤共阴极数码管的译码显⽰电路，若显⽰码数是2，译码器输出端应为A．a=b=d=e=“1”g=c=f=“0”B．a=b=d=e=g=“0”c=f=“1”C．a=b=c=d=e=g=“1”c=f=“0”D．a=b=d=e=g=“1” c=f=“0” （）解：D45. 采⽤共阳极数码管的译码显⽰电路如图所⽰，若显⽰数码是0，译码器输出端应为a=b=c=d=e=f=g=“0”a=b=c=d=e=f=“0”g=“1”a=b=c=d=e=f=“1”g=“0”D. 以上各项都不是（）解：B46. 逻辑电路如图所⽰，其逻辑功能相当于⼀个A.“与”⾮门B.“异或”门C.“与或⾮”门D. 以上各项都不是（）解：C47. ⼀个16选1的数据选择器（⼗六路数据选择器），其地址输⼊（选择控制输⼊）端有 A．1个 B．2个C．4个 D．8个（）解：C48. 在下列逻辑电路中，不是组合逻辑电路的有A．译码器 B．编码器C．全加器 D．寄存器（）解：D49. ⼋路数据分配器，其地址输⼊端（选择控制端）有A．1个 B．2个C．3个 D. 4个（）解：C50. JK触发器的特征⽅程为：A .B .C .D . （）解：A51在以下单元电路中，具有“记忆”功能的单元电路是：A . 运算放⼤器B . 触发器C . TTL门电路D . 译码器（）解：B52. 特征⽅程中含有约束条件的触发器是：A. 主从RS触发器B. 主从JK触发器C. JK边沿触发器D. D边沿触发器（）解：A53. 对于JK触发器，输⼊J＝0，K＝1，CP脉冲作⽤后，触发器的状态应为A．1 B．0C．不定 D．以上各项都不是（）解：B54. 下列触发器中，没有约束条件的是A．基本RS触发器 B．主从RS触发器G．钟控RS触发器 D．边沿D触发器（）解：D55.下列电路为时序电路的是A. 译码器B. 编码器C. 全加器D. 计数器（）解：D56. 下列电路中，不属于组合电路的是A. 数字⽐较器B. 寄存器C. 译码器D. 全加器（）解：B57如图所⽰时序电路的逻辑功能是A．模8同步加法计数器 B．模8异步减法计数器C．模3异步加法计数器 D．模8双向（可逆）异步计数器（）解：C58. 下列电路中不是时序电路的有A．计数器 B．触发器 C．寄存器 D．译码器（）解：D59. ⼀位8421BCD码计数器⾄少需要触发器的数⽬A．3个 B．4个 C. 5个 D．10个（）解：B60. 异步时序电路和同步时序电路⽐较，其差异在于A．没有触发器 B．没有统⼀的时钟脉冲控制C．没有稳定状态 D．输出只与内部状态有关（）解：B。
数电复习
一、填空题1．二进制1101转化为十进制为。
将十进制28转化为二进制为，八进制为，十六进制为。
2．基本的门电路有非门，与门，或门；电路符号分、和。
3．在二输入的或门中，当两个输入都是1时，输出是。
4.二进制的位权是。
5. 某通信系统每秒钟传输1000000位，那么每位数据的占时间__________________;6. 发光二极管构成的七段显示器有两种，分别是___________和_____________电路。
7. 三态门（TS门）的输出状态除了高电平或低电平两种状态外，还有第三状态是。
8. 触发器是一种对_________敏感的存储电路。
9. 组合逻辑电路不含具有__________功能的元件。
7. 二进制数111011.101转化成十进制数为__________.转化成八进制数为________.8. 逻辑表达式:AB=AC;那么A=C是否成立？________.9. 2002个‘1’异或的结果是_____.10.数据分配器就是带选通控制端的__________。
11.已知全加器的输入变量为A、B、C，则全加器三变量之和S=(A⊙B) __ _。
12.对30个信号进行编码，采用二进制编码需________位输出。
13．逻辑函数有四种表示方法，它们分别是、、和。
14．将2004个“1”异或起来得到的结果是。
15．双极型集成电路和单极型集成电路的典型电路分别是电路和电路。
16．施密特触发器有个稳定状态.，多谐振荡器有个稳定状态。
17．已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于kHz；完成一次转换所用的时间应小于。
18. 逻辑函数有四种表示方法，它们分别是真值表、、波形图和。
19. 时序逻辑电路的输出不仅与有关，而且与有关。
20. 输出n位代码的二进制编码器，一般有个输入信号端。
21. JK触发器当J=K= 时，触发器n Q+1。
nQ=22. A/D转换需要经过抽样、保持、量化和等过程。
数电复习资料
3.分析题〔48分，5题〕1.用公式和定理化简 D C B CD A B A Y ++++=〔3%〕D C CD A B B A Y ++++=………………...………………………………...1分D C D A B A ++++=……………………………………………………...1分 1=++++=D C B D A ……….…………………………………………...1分2.用卡诺图化简以下各式为最简与-或式： 利用卡诺图化简：()()()∑∑+=10,8,7,6,514,12,4,2,1,,,d m D C B A Y 〔4%〕〔2〕D C A D C D B Y ++=0=++D B A BC A BD A正确画出卡诺图……………...…………1分 正确化简………………………………...2分 正确写出化简后的函数………………...1分解释门电路中EN 的功能，写出Y 的表达式并进展化简成最简与或式。
〔5%〕EN 叫做使能端，此电路中三态门〔1〕的使能端是高电平有效，三态门〔2〕的使能端是低电平有效；…………………………………………………………...…….2分 C=0 B A Y =；C=1 AB Y =；………………………….…………………1分所以C A C B C A C AB C B A Y ++=+=...……………...………………….1分B AC B C A ++=或C A C B B A ++=……………………………..1分〔6分〕4选1数据选择器：S A A D A A D A A D A A D Y •+++⋅=][013012011010以下图是用两个4选1数据选择器组成的逻辑电路，试写出输出Y1、Y2、Z 与输入M 、N 、P 、Q 之间的逻辑函数式。
对于数据选择器〔1〕：D 3=D 2=Q ，D 1=D 0=0故(2分)；对于数据选择器〔2〕：D3=D2=0，D1=D0= Q故(2分)；所以Z=Y1+Y2=(2分)；〔6分〕3线-8线译码器74LS138：，，……。
数电复习
数电复习题=1．三种基本的逻辑关系有__________、__________、__________。
2．BCD码是用__________位二进制数码来表示一位十进制数。
3．三态门的输出端有__________、__________、__________。
4．对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
5．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
6．JK触发器具有置1、__________、保持、__________等逻辑功能。
7．4位右移寄存器初始状态为0000，在4个CP脉冲作用下，输入的数码依次为1011，经过3个CP周期后，有__________位数码被移入移位寄存器中，并行输出的状态是__________。
8．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；9．将模拟信号转换为数字信号，需要经过采样、保持、_______、_______四个过程。
10．寻址容量为16K×8位的RAM需要__________根地址线。
1．二进制数只有__________和__________两种数码，进位关系是逢__________进一。
2．三种基本的逻辑关系有__________、__________、__________。
3．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
4．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
5．边沿触发器触发方式两种，分别为：__________沿触发和__________沿触发；当CP从1到0跳变时，触发器输出状态改变的是__________沿触发型触发器。
6．寄存器按照功能不同可分为两类：__________寄存器和__________寄存器。
7．时序逻辑电路按照其触发器是否有统一的时钟控制可分为__________时序逻辑电路和__________时序逻辑电路。
数字电路期末总复习知识点归纳详细
数字电路期末总复习知识点归纳详细一、简述亲爱的小伙伴们，又是一年一度的期末复习时刻来临了，这次复习的主角是数字电路知识。
让我们一起来看看哪些内容是重点，助力你的复习之旅吧！数字电路虽然听起来高大上，但其实与我们日常生活息息相关。
手机、电视、电脑等电子产品都离不开它。
因此掌握好数字电路知识，不仅对学习有帮助，还能更好地理解生活中的科技应用。
首先你得清楚数字电路的基本概念，比如什么是数字信号、什么是模拟信号。
这可是基础中的基础，得打好基础才能建起高楼大厦。
接下来是数字电路的逻辑门和逻辑代数，这些看似复杂的名词其实背后都有简单的逻辑原理，只要理解了就容易掌握。
别忘了组合逻辑和时序逻辑电路，它们是数字电路的核心部分，考试中的大题往往围绕它们展开。
此外数制与编码也不可忽视，它们在数字电路中有着举足轻重的作用。
1. 回顾本学期数字电路课程的重要性这个学期数字电路课程真是收获满满啊！时间过得飞快，转眼就要期末考试了，大家是不是觉得有必要好好复习一下呢？确实数字电路课程在电子信息技术领域可是非常关键的，这门课程就像打开了一扇神奇的大门，让我们了解了电子设备背后的秘密。
咱们学习的内容都是电子工程师必备的基础知识，对咱们未来无论是从事相关职业还是日常生活都很有帮助。
所以啊同学们，一定要重视这次的复习，为期末考试做好准备！这个段落力求简洁明了，使用口语化的表达方式，易于读者理解和接受。
同时加入了情感化的语气，增强了文章的人情味。
2. 复习目的与意义期末临近是时候开始我们的复习计划了，说到复习数字电路，可不是简单地过一遍课本，而是为了更好地掌握这门课的知识和技能，帮助大家在即将到来的期末考试中取得好成绩。
所以今天就来一起梳理下复习目的和意义，让大家明白为什么要这么认真地对待这次复习。
首先复习数字电路是为了巩固我们学过的知识，毕竟课本上的内容那么多，不可能一下子全记住。
通过复习我们可以再次梳理知识脉络，加深理解确保学过的内容都能牢牢掌握。
数电复习题
1、用代数法将下面的函数化为最简与或式：F=C·[ABD++(B+C)D]A+BCBDF(ABCD)=BCA+ AB+A D+C+BDABF+=B++ACCCB1F=ABC+AC D+A C+CDE)D,ADBC,C+=A++L(A,++B,+BDCCDBBDEBCCDDBCDCB2、用卡诺图法将下列函数化简为最简与或式：F(A、B、C、D)=∑m（0,2,4,5,7,13）+∑d(8,9,10,11,14,15)F（ABCD）=∑m（0,1,4,9,12,13）+∑d(2,3,6,10,11,14,)∑∑(2d,,mCFABD,,9,7,6,5(11=)))+1412,,4,3,1,0(F（ABCD）=∑m（0,2,4,5,12,13）+∑d(8,9,10,11,14,15)∑D)10,9,8,7,6,3,2(F2m,(A,B,C,,1511,=),13143、分析题1试分析题图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。
2、写出题图所示逻辑电路的输出H 和Y 的逻辑函数表达式，列出真值表，说明电路的逻辑功能。
3、试分析题图所示逻辑电路，写出逻辑表达式和真值表，并描述其功能。
BA 11&&≥1F A＞BF A=BF A＜B4、试分析题36图所示逻辑电路，写出逻辑表达式和真值表，并描述其功能。
5、试分析题图所示逻辑电路，写出逻辑表达式并化简，列出真值表6、．74161组成的电路如题图所示，分析电路，并回答以下问题（1）画出电路的状态转换图（Q3Q2Q1 Q0）；（2）说出电路的功能。
（74161的功能见表）7、74161组成的电路如题37图所示，分析电路，并回答以下问题。
（1）画出电路状态转换图（Q3Q2Q1 Q0）；（2）说出电路的功能。
（74161的功能见表）8、分析如题图所示由边沿JK 触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，画出状态转换图。
数电复习题及答案教学资料
数电复习题及答案数电复习题及答案一、多选择题1．以下代码中为无权码的为 。
CDA. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．以下代码中为恒权码的为 。
ABA.8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码3．十进制数25用8421BCD 码表示为 。
BA.10 101B.0010 0101C.100101D.101014. 以下表达式中符合逻辑运算法则的是 。
DA.C ·C=C2B.1+1=10C.0<1D.A+1=15. 逻辑函数的表示方法中具有唯一性的是 。
ADA .真值表 B.表达式 C.逻辑图 D.卡诺图6.F =A B +BD +CDE +A D = 。
AC A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++7.逻辑函数F= ()A A B ⊕⊕ = 。
AA.BB.AC.B A ⊕D. B A ⊕8. 三态门输出高阻状态时， 是正确的说法。
ABA.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9. 以下电路中可以实现“线与”功能的有 。
CDA.与非门B.三态输出门C.集电极开路门D.漏极开路门10．以下电路中常用于总线应用的有 。
AA.TSL 门B.OC 门C. 漏极开路门D.CMOS 与非门11．对于T 触发器，若原态Q n =0，欲使新态Q n+1=1，应使输入T= 。
BD A.0 B.1 C.Q D. Q12．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
AD A.0 B.1 C.Q D. Q13．对于D 触发器，欲使Q n+1=Q n ，应使输入D= 。
C A.0 B.1 C.Q D. Q14．对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
CA.RSB.DC.TD.T ˊ15.下列各函数等式中无冒险现象的函数式有 。
数电复习
L A B C D E
L A B C D E
（3）对偶规则：对于任何一个逻辑表达式 L，如果将表达式中的所有“·” 换成“＋”，“＋”换成“ ·” ，“ 0”换成“ 1” ，“ 1”换成“ 0” ，而变量保持 不变，则可得到的一个新的函数表达式L＇，L＇称为函L的对偶函数。 ' L AB CDE L (A B)(C D E)
保持
不定 不确定
R S 1 1
与非门构成
Q
不变
Q
不变
S R
S R
Q Q
1 0 0
0 1 0
1 0
不定
0 1
不定
2. 逻辑门控SR锁存器
R G4 & Q4 G2 ≥1 Q
R 0 1 0
S 1 0 0 1
Q 1 0 不变
S=1 R=0
状态 1 0 保持
R E S
1R E1 1S
Q
E ≥1 Q3 G3 G1 Q
FFH-68H+1=98H=9×16+8=152D 或 11111111-01101000+1=10011000=152D
存储器
ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
Y
i 0
Di m i
7
S2 S1 S0
E
74LS151的应用
D00 D01 D02 D03 D04 D05 D06 D07
E S2 S1 S0 Y D0 D174HC151 D2 D3 (0) Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D174HC151 D2 (I) D3 Y D4 D5 D6 D7
数电复习题
数电复习题1．图 示 逻 辑 符 号 的 逻 辑 式 为 ( C )。
(a) F ＝AB (b) F ＝A +B(c) F ＝A B AB + (d) F ＝AB+AB=1AFB2．逻 辑 图 和 输 入 A ，B 的 波 形 如 图 所 示， 分 析 当 输 出 F 为 “1” 时 刻 应 是( C )。
(a) “t 1” (b) “t 2” (c) “t 3”t 1t 2t 3≥1AFBAB3．逻 辑 图 和 输 入 A ，B 的 波 形 如 图 所 示， 分 析 在 t 1 时 刻 输 出 F 为( A )。
(a) “1” (b) “0” (c) 不 定t 1&AFBAB4．逻 辑 图 和 输 入 A ，B 的 波 形 如 图 所 示， 分 析 当 输 出F 为“0”的 时 刻 应 是( B )。
(a) t 1(b) t 2 (c) t 3t 1t 2t 3&F1ABAB5．逻 辑 图 和 输 入 A ，B 的 波 形 如 图 所 示， 分 析 当 输 出F 为“1”的 时 刻 应 是( C )。
(a) t 1(b) t 2 (c) t 3t 1t 2t 31≥1ABFAB6．逻 辑 电 路 如 图 所 示，满 足F ＝“1” 的 条 件 是( B )。
(a) ABCD ＝ 0100 (b) ABCD ＝1011 (c) ABCD ＝1100D7．与 二 进 制 数01100110 相 应 的 十 进 制 数 是( A )。
(a) 102(b) 66 (c) 548．与 十 进 制 数138 相 应 的 二 进 制 数 是( B )。
(a) 10001000 (b) 10001010 (c) 100000109．用线段将下图中各逻辑符号与逻辑式一一对应起来，并说出它们的名称。
AA BA BA BF AB AB =+F AB =F A B =+F A=10．某逻辑门电路的状态表如下，其输入变量为A ，B ，C ，输出为F ，试写出F 的逻辑式 。
数字电子技术实验复习提纲
数字电子技术实验复习提纲实验二TTL与非门的应用一、实验内容1．用与非门设计一个半加器。
2．用与非门设计一个三开关控制同一灯泡电路，要求三个开关能够独立控制灯泡的亮灭。
3．用一块74LS00和一块74LS20集成电路设计一个多数“1”鉴别电路。
二、思考题1．TTL门电路的闲置输入端应如何处理？2．写出影响TTL与非门扇出系数的两个重要参数的概念。
3．TTL集成电路与CMOS集成电路相互驱动时有何不足？如何解决？实验三CMOS与非门的应用一、实验内容1．用与非门设计一个同或门电路。
2．利用一块CD4011设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关熄灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关熄灭电灯。
二、思考题1．CMOS集成电路或门、或非门的闲置输入端如何处理？2．CMOS集成电路的电压传输特性有什么特点？3．CMOS集成与非门、与门的闲置输入端如何处理？4．与TTL集成电路与CMOS集成电路相互之间的驱动有哪些优缺点？实验五组合逻辑电路的设计一、实验内容1．用异或门和与非门设计四开关控制同一灯泡电路，要求四个开关能够独立控制灯泡的亮灭。
2．用异或门（74LS86）、与门（CC4081）、或门（CC4071）设计一个一位全加器电路。
3．用异或门、与门设计一个半加器电路。
4．用异或门和与非门设计一个一位全减器电路。
二、思考题1．74LS54与或非门的闲置端如何处理？2．写出下列逻辑电路的输出逻辑表达式并化简为最简与或式，说明电路的功能实验六译码器的应用一、实验内容1．用74LS138和74LS20设计一个半加器电路。
2．用74LS138和74LS20设计一个全加器电路。
3．用74LS138和74LS20设计一个电路，实现逻辑函数CY+=+ABCAB二、思考题1．复习74LS138的功能表。
2．复习CD4511的功能表。
数电复习提纲
/
X X 1 XXX 11111111 8
0 X X XXX 11111111
线 译
1 0 0 0 00 01111111 码
1 0 0 0 01 10111111 器
1 0 0 0 10 11011111
的 功
1 0 0 0 11 11101111 能
1 0 0 1 00 11110111 真
1 0 0 1 01 11111011 值 表
4
0100 0100 0100 0111
5
0101 1011 1000 1000
6
0110 1100 1001 1001
7
0111 1101 1010 1010
8
1000 1110 1011 1011
9
1001 1111 1100 1100
1
返回
基本逻辑运算〔符号及表达式〕
• 与、或、非、同或、异或
第一章
1、各种数制之间的相互转换 〔1〕 任意进制数 → 十进制数 <按表示法展开> 方法: 与数值大小计算过程相同.
例： 〔101101.1〕B = 1×25+0×24+1×23+1×22+0×21+1×20+1×2-1
= 45．5
<2> 十进制数 → 任意进制数 用除法和乘法完成
整数部分：除N取余,商零为止,结果低位在上高位在下 小数部分：乘N取整,到零为止,结果高位在上低位在下
三变量的最小项编号表
卡诺图的结构:
两变量卡诺图
AB 0 1 0 AmB0 AmB1
1 AmB2 AmB3
三变量卡诺图
B
BC A
00
数电复习知识点
数电复习知识点引言：数字电子技术是现代电子技术的基础，广泛应用于计算机、通信、嵌入式系统等领域。
掌握数电的基本知识对从事相关领域的工程师和研究人员来说是至关重要的。
本文将介绍数电的复习知识点，帮助读者回顾和巩固相关概念和原理。
一、布尔代数布尔代数是数电的基础，是描述和分析逻辑电路行为的基本工具。
常见的布尔代数运算包括与、或、非以及异或等。
布尔代数具有代数结构的性质，可以通过代数运算规则进行化简和简化逻辑表达式。
二、数字逻辑门电路数字逻辑门电路是实现布尔逻辑函数的实际电路。
常见的数字逻辑门包括与门、或门、非门、异或门等。
通过不同的组合，可以构建各种复杂的逻辑电路，实现不同的功能和操作。
三、时序电路时序电路是根据时钟信号的变化来控制电路行为的电路。
常见的时序电路包括触发器、计数器、移位寄存器等。
时序电路的设计和分析需要考虑时钟信号的特性和时序时序关系。
四、组合逻辑电路组合逻辑电路是仅根据输入信号的状态来决定输出信号状态的电路。
常见的组合逻辑电路包括译码器、编码器、多路选择器等。
组合逻辑电路的设计需要根据所需的功能和逻辑关系来进行。
五、数字系统设计方法数字系统设计是应用数电技术解决实际问题的过程。
常见的数字系统设计方法包括状态机设计方法、数据通路设计方法、组合逻辑设计方法等。
设计一个数字系统需要考虑功能需求、性能要求、可靠性要求等因素。
六、数字信号的表示和处理数字信号是模拟信号的离散表示，广泛应用于数字通信、音频处理、图像处理等领域。
数字信号的表示和处理涉及采样定理、量化、编码等基本概念和技术。
七、存储器存储器是用来存储和读取数据的设备。
常见的存储器包括随机存储器（RAM）、只读存储器（ROM）和快照存储器（EEPROM）等。
存储器的设计和组织需要考虑存储单元的大小、访问速度、容量等因素。
结论：数电是现代电子技术的基石，通过复习数电的知识点，我们可以巩固和拓展对数电相关概念和原理的理解。
在实际应用中，我们可以利用数电的技术来设计和实现各种数字系统，满足不同领域的需求。
数电复习题及答案
数电复习题及答案一、多选择题1．以下代码中为无权码的为 。
CDA. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．以下代码中为恒权码的为 。
AB码 B. 5421BCD 码 C. 余三码 D. 格雷码3．十进制数25用8421BCD 码表示为 。
B101 0101 C.1001014. 以下表达式中符合逻辑运算法则的是 。
D·C=C2 +1=10 C.0<1 +1=15. 逻辑函数的表示方法中具有唯一性的是 。
ADA .真值表 B.表达式 C.逻辑图 D.卡诺图=A B +BD +CDE +A D = 。
AC A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++7.逻辑函数F= ()A A B ⊕⊕ = 。
AC.B A ⊕D. B A ⊕8. 三态门输出高阻状态时， 是正确的说法。
ABA.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9. 以下电路中可以实现“线与”功能的有 。
CDA.与非门B.三态输出门C.集电极开路门D.漏极开路门10．以下电路中常用于总线应用的有 。
A门 门 C. 漏极开路门 与非门11．对于T 触发器，若原态Q n =0，欲使新态Q n+1=1，应使输入T= 。
BD .1 C D. Q12．对于T 触发器，若原态Q n =1，欲使新态Q n+1=1，应使输入T= 。
AD .1 C D. Q13．对于D 触发器，欲使Q n+1=Q n ，应使输入D= 。
C .1 C D. Q14．对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
Cˊ15.下列各函数等式中无冒险现象的函数式有 。
D A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++=16．函数C B AB C A F ++=，当变量的取值为 时，将出现冒险现象。
数电实验考试题
04
实验四：数模转换与模数转 换
实验目的
掌握数模转换器（DAC）和模数转换 器（ADC）的工作原理。
学会使用数模转换器和模数转换器进 行信号的转换。
了解数模转换器和模数转换器在现实 生活中的应用。
实验设备
DAC芯片（如： DAC0832）
信号发生器
ADC芯片（如： ADC0809）
示波器
实验步骤
数模转换器（DAC）实验步骤 1. 将DAC芯片连接到电脑，通过软件设置需要转换的数字信号。
2. 将数字信号通过DAC芯片转换为模拟信号。
实验步骤
01
02
03
3. 使用示波器观察DAC 输出的模拟信号波形，
并记录下来。
4. 分析DAC输出的模拟 信号，并与原始数字信 号进行比较，评估转换
精度。
模数转换器（ADC）实验 步骤
实验设备
数字逻辑电路实验箱
逻辑门电路（与门、或门、 非门）
02
01 03
信号源
示波器
04
05
实验导线若干
实验步骤
实验前准备
检查实验设备是否齐全，确保实验 环境安全。
搭建电路
根据实验要求，选择合适的逻辑门 电路，使用实验导线连接信号源和 示波器。
测试与门
设置信号源产生一组高低电平信号 ，通过与门电路，观察示波器显示 的输出信号，记录结果。
实验步骤
步骤二：设计电路
根据逻辑功能，选择合适的逻辑门电路（如AND、 OR、NOT等）。
使用逻辑门电路构建电路图，实现所需的逻辑功 能。
实验步骤
01
注意合理安排门电路的连接方式，尽量减少使用的门电路数量。
02
步骤三：搭建与测试
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一．编码器与译码器1.编码器与其级联：V CC Y S Y EX I3I2 I1 I0 Y0I4I5I6 I7ST Y2 Y1 GND16 15 14 13 12 11 10 974LS1481 2 3 4 5 6 7 8Y2 Y1 Y0 Y S Y EXST I7 I6 I5 I4 I3 I2 I1 I06 7 9 15 1474LS1485 4 3 2 1 13 12 11 10(a) 引脚排列图(b) 逻辑功能示意图Y0Y1Y2Y3Y EXY0 Y1 Y2Y EXY S低位片STI0 I1 I2 I3 I4 I5 I6 I7Y0 Y1 Y2Y EXY S高位片STI0 I1 I2 I3 I4 I5 I6 I7I8 I9 I10 I11 I12 I13 I14& & & &16 15 14 13 12 11 10 974LS1381 2 3 4 5 6 7 8V CC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0A1 A2G2A G2B G1 Y7GND74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0A1 A2G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0A1 A2ST B ST C ST A(a) 引脚排列图(b) 逻辑功能示意图3.实验内容二、用两块74LS138（3—8线译码器）级联实现4—16线译码器，画出连线图并验证其逻辑功能（记录真值表）。
三、用74LS138和74LS20双与非门设计下面的多输出函数，画出逻辑电路图并画出真值表。
四、一把密码锁有三个按键，分别为A、B、C。
当三个键都不按下时，锁打不开，也不报警；当只有一个键按下时，锁打不开，但发出报警信号；当有两个键同时按下时，锁打开，也不报警；当三个键同时按下时，锁被打开，但要报警。
试使用74LS138和74LS20双与非门实现此逻辑电路并画出真值表五、思考题：设计一个5–32的二进制译码器提示：用四片74LS138及一片74LS139（2–4译码器）组成一个树状结构的级联译码器。
用74LS139的输入端做5–32译码器高二位输入端，74LS138的译码输入端做5–32译码器的低三位输入端。
（注：74LS139是低电平输出）二．数字钟1.2. 是否六进制到九进制，每一个都可以不加器件用74LS90置零和置九实现？请一一判断，并写出能够实现的规律？答:六进制可以实现已经证明；七进制，若采用置零法，在7（0111）状态异步置零，不加器件不能实现，若置九，在6（0110）状态置九，QB、QC分别反馈至R91、R92，即不加器件可以实现；八进制0—7，若置零在8（1000）异步置零，可以R01接高电平，QD 接回R02，若置九则在7（0111）状态置九，不加器件不能实现；九进制0—8，若采用置零法，在9（1001）状态异步置零，QA、QD 分别接回R01、R02，可以实现，若采用置九法，则在8（1000）状态置九，可以R91接高电平，QD接回R02，便可实现九进制。
规律：设置置零或者置九的状态的BCD码中1的个数少于两个，则不加器件用74LS90可以实现，否则不能实现。
用74LS90实现6进制计数，逻辑电路图如下：用两片74LS90实现100进制，15进制计数，逻辑电路图如下：用74LS90实现15进制计数，画出逻辑电路图。
注意：对于M进制，M数值用于清零，计数为0到M-1。
实验内容：1、分别验证74LS90实现2、5、10进制计数器分别记录计数状态转换图2、用一块74LS90实现8进制的计数器画出电路逻辑简图并记录计数状态转换图3、用两块74LS90实现100进制的计数器4、用两块74LS90和74LS08实现36进制的计数器5、用两块74LS90实现60进制的计数器（数字钟计数）∙所有的输出都由数码管显示三．加法器1.2.实验内容1.用74HC86和74HC00，分别按图一、图二搭建半加器和全加器电路，并验证逻辑功能；2.用74HC283实现8421BCD至余3码的转换，验证三组数据。
3.用74HC283及适当门电路设计一个4位加/减法器 设A 为被加数/被减数，B 为加数/减数， S/D 为和/差，M 为控制变量，令：M=0时，执行A+B ；M=1时，执行A －B 。
提示：M=0时，CI=0，M ⊕B=0⊕B=B ，A+B ，M=1时，CI=1，M ⊕B=1⊕B=B ，A －B=A+B+1=A+B 补。
4.用74HC283及74HC08实现两位二进制数乘法，验证两组数据。
A1 A0×B1 B00 0 A1B0 A0B0→A3A2A1A0 + 0 A1B1 A0B1 0 →B3B2B1B0 S3 S2 S1 S05.试用74HC283及相应门电路实现一位8421BCD 码加法器。
分析：① 用四位二进制数0000～1001表示十进制数0～9，即为二-十进制编码，简称BCD编码，其进位规则“逢十进一”；4位加/减器实验电路==()O S A B CIC AB A B CI ⊕⊕+⊕②四位二进制数有16种组合，进位规则“逢十六进一”，两者进位规则相差6(即0110) ；③当和大于9(1001)或向高位有进位时,必须对结果进行修正（即加修正项0110）。
四，数据选择器一、用8选1数据选择器74LS151设计三输入多数表决电路;二、用两片74LS151实现逻辑函数: Y=Σm(6,7,8,11,13)三、用双4选1数据选择器74LS153实现一位全加器； 四、试用一片8选1数据选择器74LS151产生逻辑函数：五、试用 ½ 双4选1数据选择器74LS153实现第四题。
六、试用数据选择器和计数器组成序列信号发生器，（假如需要产生一个11位的序列信号11100010010），画出电路图，列出电路的状态转换表。
（参照课本300页）思考题：1.试用4选1 数据选择器实现一个简单的交通灯故障检测电路。
（要求：每一组信号灯由红、黄、绿三盏灯组成。
正常工作情况下，任何时刻比有一'''''Y AC D BC BC D A B CD =+++盏灯点亮，而且只允许有一盏灯点亮。
而当出现其他五种点亮状态时，认为电路发生故障，这时要求发出故障信号，以提醒维护人员去修理。
）（课本190页）五．555定时器2.实验内容：1.用反馈归零法将两块74LS90级联构成24进制（十进制计数）的计数器，画出整体电路并实验验证，要求自动计数。
两块数码管变化过程：00，01~09，10~19，20~24返回002.如下图所示，由555定时器和外接元件R1、R2、C构成多谐振荡器。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放点，使电路产生震荡。
电容C在1/3Vcc和3/2Vc 之间充放电，输出信号的时间参数是：T=tw1+tw2 tw1=0.7(R1+R2)C tw2=0.7R2C3.按下图连线，调节电位器（10K）组成占空比为50%的方波信号发生器，观测并记录Vc、Vo波形。
六．移位寄存器1.2. 实验内容：1. 用74LS194组成3位串/并转换电路，完成两组串入数据的转换，第一组数据d 0d 1d 2=101，第二组数据d 0d 1d 2=011。
搭建电路，记录状态转移图。
2. 用74LS194及适当附加电路构成能自启动的左移环形计数器。
搭建电路，记录状态转移图及Q0Q1Q2Q3 的波形。
3. 用74LS194及适当附加电路构成能自启动的左移扭环计数器。
搭建电路，记录状态转移图及Q0Q1Q2Q3 的波形。
4. 用74LS194和适当附加电路设计一个右移型10100序列信号发生器。
搭建电路，记录状态转移图及Q0Q1 的波形。
1010310105101241101010111212012000001110110100111S S S S CP S S S S CP S S CP CP CP d d d d d d =====→→→→→→置数串入右移串入右移置数串入右移循环环型计数器扭环形计数器信号发生器。
解：⑴确定所需的最少移存器位数n。
由于给定序列信号的循环长度L=8，故n=3。
⑵确定n=3是否足够大。
将给定序列信号00111010划分为8组3位码，每组移动一位，即有：001、011、111、110、101、010、100、000，对应序列信号发生器的8个有效状态。
由于没有重复状态，n=3。
⑶列出状态转移表，根据移动方向，求反馈函数的逻辑表达式据循环序列状态迁移关系列出相应状态转移表。
由于移位寄存器需进行右移操作，即工作模式应为S1S0=01，故各状态的3位码分别对应74LS194的Q2Q1Q0输出，其右移串行数据输入端DIR接反馈网络输出，从Q2输出序列信号。
反馈函数可由数据选择器的输出Y来提供，其地址输入A2A1A0=Q2Q1Q0。
数据选择器的输入Di根据状态转移表DIR确定。