第2章 8086系统结构

2.2.2 执行单元（Execution Unit EU)
1 指令译码（EU控制器）
● ● ●
从指令队列取出指令进行译码 对不同的指令码产生相应的控制信号 控制系统完成该指令所规定的操作 MOV SP, BX SP BX
例:
2 执行指令
（1）ALU （2）标志寄存器PSW
3 内部寄存器
(1) 通用寄存器组
指令指针寄存器
指令指针寄存器
IP
堆栈段寄存器 附加段寄存器
PSW
11
OF
10
DF
9
IF
8
7
6
5
4
AF
3
2
PF
1
0
CF
TF SF ZF
OF CF AF ZF PF
溢出标志
OF=C7
C6 ( C15 C14) N (C15 N) N Σ6
… …
进(借) 位标志 CF=C7 半(借)进位标志 AF= C4 零标志 奇偶标志 ZF= Σ7
BHE 地址总线 20位
8286 或8287 T OE
存储器 DATA
I/O芯片 DATA 16位
数据总线
图2.4
8086最小方式系统配置 (MN/MX接+5V )
DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 OE GND
1 20 2 19 3 18 4 17 5 16 6 8282 15 7 14 8 13 9 12 10 11 8282引脚
[–23EBH]补 = [0010 0011 1110 1011] + 1 = 1101 1100 0001 0101
(3) 状态标志
溢出(复习) 有符号数运算结果超出其表示范围
1、有符号数的表示范围
单字节数 －128 ~ +127 双字节数 － 32768 ~ +32767
2、符号扩展：符号位向左重复至所需位数 8位 16位
指令周期 执行一条指令所需的时间
由一个或若干个总线周期组成
2.4.1 系统的复位与启动
• 当信号变为高电平时，8086进行复位操作，复 位信号至少维持4个时钟周期的高电平 表2.14 复位时各内部寄存器的值 PSW IP CS DS SS ES 指令队列 其他寄存器 清零 0000H FFFFH 0000H 变空 0000H
。 。
JMP XX
。 。 XX: 。
。 。 CALL YY
。 YY : 。
。
RET
通过BIU读写操作数
例: MOV AL, (2018H)
RD 存储器 总线控制 电路
0000 1101
0 0 0 0 110 1
已知DS=1000
12018H
12018H
1000 DS
0
2018 偏移地址
AL
0000 1101
CLK
图2-3
8086CPU外引脚定义
VCC G(2) CLK MN/MX 地址/数据、地址/状态引脚: AD0～AD15 A16/S3～A19/S6 BHE/S7 控制引脚: M / IO控制: 系统配置 DEN DT/R ALE M/IO控制 M/IO RD
MN/MX
33
40 38— 34 31
VCC
GND
1,20
A16/S3—A19/S6 BHE/S7
HOLD HLDA RD WR M/IO DT/R DEN
AD15— AD0
30 2—16 32 29
NMI INTR
17,18
28
27， 26
24 25 19 23— 21
INTA
ALE TEST READY RESET
⑵ 在ALU中，将所读取的16位数据与AX的内容相加
⑶ 将相加结果送回21000H开始的两个存储单元 — 总线写
8086是16位CPU，允许进行字节操作与字操作
以字节（8位）为单位存储信息 一个字按相邻两个字节存放在存储器中 高字节在高地址，低字节在低地址 以低地址作为字地址
例 已知 DS=2000H MOV （1000H），7458H MOV （1003H），9516H
例: ADD
(1000H),AX
已知： (DS)=2000H (21000H)=74H (21001H)=58H (AX)=3269H
指令操作：将DS：1000开始的两个存储单元中存放的一个字 与AX内容相加，结果送回原存储单元
执行过程：已知（DS）=2000H 操作数的物理地址为21000H
⑴ 从偶地址21000H开始读出一个字 —— 总线读
0 1 IORC
WR IOWC
MRDC MWTC
CPU控制:
总线控制 HOLD HLDA 中断控制 NMI INTR INTA 时序控制 RESET READY TEST
VCC VCC 8284 RES 时钟 发生器
8086最小模式系统配置
MN/MX CLK RD READY WR RESET M/IO 8086 STB CPU ALE 地址 A19~A16 8282 BHE 地址/数据 或8283 AD15~AD0 OE DEN DT/R
编程结构 第2章 8086 CPU
本章重点讲授的章节： 2.1 8086CPU的结构特点 2.2 8086CPU的编程结构 2.3 8086系统配置 2.4 8086CPU时序 2.5 8086存储器组织
2.2 8086CPU的编程结构
8位机采用串行工作方式：
取一条指令——（取操作数）——执行指令
CS DS SS ES IP 内部寄存器
暂存器
总线 ８０８６总线 控制 电路 （16位数据线）
指令队列 ALU
EU控制器
队列总线 标志寄存器 指令执行单元 （８位）
1 2 3 4 5 6
EU
总线接口单元
BIU
图 2-1
8086CPU内部结构框图
2.2.1 总线接口单元（Bus Interface Unit BIU)
VCC(+5V) DO0 DO1 DO2 DO3 DO4 内部结构 DO5 DO6 DO7 STB
DI0 DI1 DI2 DI3 DI4 DI5 DI5 DI7
D Q CLK
DO0 DO1 DO2 DO3 DO4 DO5 DO6 DO7 OE
CSYNC PLCK AEN1 RDY1 REDAY RDY2 AEN2 CLK GND
oE
0 0 1 1
T 1 0 1 0
传送方向 OE AiBi(CPU外部) BiAi(外部CPU) 高阻状态 高阻状态
DEN
T 图2 . 6 8286内部结构 DT/R
8286
2.4 8086 CPU时序
时钟周期
时钟(CLK)频率的倒数 一个时钟周期又称为一个T状态
总线周期
BIU 完成一次访问存储器或端口操作所需要的时间 每个总线周期包含若干个时钟周期
16位机可以并行操作： 取第一条指令——取第二条指令——取第三条指令... 执行第一条指令———执行第二条指令...
一、8086CPU的内部结构
通用寄存器 地址总线（２０位）
AX BX CX DX
AH BH CH DH
AL BL CL DL SP BP DI SI
ALU数据址总线 （１６位）
数据总线 （１６位）
[63]补 0011 1111
[－ 63]补 1100 0001
0000 0000 0011 1111
1111 1111 1100 0001
2.3.1 两种工作方式 最小工作方式: 用于单机系统 由8086提供系统中所需要的控制信号 最大工作方式: 用于多处理器系统 由总线控制器提供系统中所需要的控制信号
21000 58 74
21003 16 95
2.5.1 数据存储格式
2、8086CPU有16根数据线 可以同时传送16位数据（字操作,使用AD15 ～ AD0） 也可以只传送8位数据（字节操作，使用AD15～AD8 或AD7～AD0 )
仅当A0为低电平时，CPU使用AD7～AD0 —— 偶地址 字节操作 仅当BHE为低电平时，CPU使用AD15～AD8 —— 奇地址 字节操作
1 20 2 19 3 18 4 17 5 16 6 8286 15 7 14 8 13 9 12 10 11 8286引脚
VCC(+5V) B0 B1 B2 B3 B4 B5 B6 B7 T
A0 B0
A1
A2 A3 A4 A5 A5 A7
B1
B2 B3 B4 B5 B6 B7
表2 . 4 OE与T的功能
1 2 3 4 5 6 7 8 9
18 17 16 15 14 8284 13 12 11 10
VCC X1 X2 TANK EFI F/C OSC RES RESET
STB
ALE
图 2.5
8282内部结构
8282 与8284
8284引脚
A0 A1 A2 A3 A4 A5 A6 A7 OE GND
Σ0 Σ0
PF= Σ7 Σ6
SF
符号标志
Σ7 ( Σ15)
标志寄存器
例： （5394H) + (－777FH) = - (777FH – 5394H) = -23EBH [5394H]补 0101 0011 1001 0100 + [－ 777FH]补 1000 1000 1000 0001 ------------------------------------------------------+ [－ 23EBH]补 1101 1100 0001 0101 CF=0 C7=0 C6=0 AF=0 SF=1 ZF=0 PF=1 OF=0