第五章触发器-1
合集下载
数字电路：第五章触发器-1
图 5.2.5 或非门基本SRFF
15
2.逻辑功能的表示方法 (1)状态转移表（特性表）
表 5.2.4 或非门基本触发器的状态转移表
SD
RD
Qn
Q n1
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
1
1
1
1
0
×
1
1
1
×
16
(2)次态方程 Qn+1 = SD + RDQn SD·RD = 0 (约束条件)
17
第三节 钟控电位触发器 （钟控触发器）
激励输入（数据输入）； 时钟脉冲(CP Clock Pulse)输入、触发输入 、控制输入；
一、钟控SRFF(SR锁存器)
1.电路构成
18
Q
G1 & SD G3 &
Q
& G2 RD
& G4
Q
Q
S
CP
R
(a) 逻辑图
S CP R
(b) 曾用符号
图 5.3.1 钟控SRFF
3
2. 按实现的逻辑功能 (1) SRFF (2) DFF (3) JKFF (4) TFF (5) T′FF
4
第二节 基本SRFF(SDRDFF)
一、与非门构成的基本SRFF
1.电路构成
Q
Q
SD、RD ：输入端。 直接置1(或0)端；
G1 &
& G2
直接置位(或复位)端； 数据输入端； 激励输入端；
第五章 触发器ppt课件
Q0 1
& G1
1Q 0 &
G2
0 /R 1
1 /S 1
结论：输入/R和/S为01时,输出为“0”状态。
精品ppt
10
3、 输入R=1, S=0时 ①若原状态：Q=0 , /Q=1
次态输出：Q=1 , /Q=0
Q1 0
& G1
0Q 1 &
G2
1 /R 1
1 /S 0
精品ppt
11
② 若原状态：Q=1 , /Q=0 次态输出：Q=1 , /Q=0
改变。
Q
G1 &
R1
Q
基
本RS&源自G2触 发S1 器
G3 &
& G4
R
精品ppt
0
S
27
cp
真值表（CP=1时）
RS 00 01 10 11
Qn+1 功能说明
Qn
不变
1
置1
0
置0
d
不定
控制，使得多个触发器无法统一工作。
精品ppt
24
§2 钟控RS触发器（同步RS触发器）
触发器只有在同步信号到达时才按输入信号 改变状态。该同步信号叫做时钟脉冲（或时钟 信号），简称时钟，用cp表示。
受时钟信号控制的触发器称为钟控触发器。
精品ppt
25
一、电路结构
由G1、G2组成基本RS触发器,由G3、G4组成输 入控制电路。R为复位端，S为置位端。
Qn+1 = S + /R ·Qn /R + /S = 1 （约束条件）
精品ppt
17
3、 RS触发器状态图
数字电子技术基础第五章-触发器
CLS KRQQ*
0X X 0 0 0X X 1 1 10 0 0 0 10 0 1 1 10 1 0 0 10 1 1 0 11 0 0 1 11 0 1 1 1 1 1 0 1* 1 1 1 1 1*
《数字电子技术基础》第五版
5.3 电平触发的触发器
一、基本SR触发器的电路结构与工作原理
CLS KRQQ*
主从JK电路结构与工作原理
在CLK高电平期间，主触发器只翻转一次
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X X X Q*
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
《数字电子技术基础》第五版
第五章 触发器
5.1 概述
Flip-flop
一、触发器
能够存储一位二值信息的基本电路单元。
二、触发器特点： 1.保持 2.更新
《数字电子技术基础》第五版
三、触发器分类：
按逻辑功能分：SR触发器、D触发器、 JK触发器、T触发器。
按触发方式分：电平触发方式、脉冲触发方式 及边沿触发方式。
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
工作原理
《数字电子术基础》第五版
CLS KRQQ*
数字逻辑5-1-1基本RS触发器
数字逻辑
第5章 同步时序逻辑电路
1、用与非门构成的基本RS触发器
Q Q Q & & S Q R
S (a) 逻辑图
R (b)
S
R 逻辑符号
信号输入端R、S，低电平有效。仅当输入低电平 或负脉冲时，触发器的状态才会发生变化（翻转）。
数字逻辑 第5章 同步时序逻辑电路
（1）工作原理
①R=0、S=1时：由于R=0，不 论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。
机械开关触点开关接通或断开的瞬间，由于金属的 弹性，会出现“抖动”现象，引起节点U0电压产生 脉冲信号，如下图所示。
数字逻辑
第5章 同步时序逻辑电路
用基本RS触发器可以消除这种“抖动” 如现象，如下
数字逻辑
第5章 同步时序逻辑电路
2、用或非门构成的基本RS触发器
信号输入端R、S，高电平有效。仅当输入高电平或正脉冲时， 触发器的状态才会发生变化（翻转）。
数字逻辑 第5章 同步时序逻辑电路
（2）逻辑功能描述
1） 功能表
发号现 器之态 原前： 来的触 的状发 稳态器 定，接 状也收 态就输 。是入 触信
R
次态：触发器接收输入信号 之后所处的新的稳定状态。
S
Qn
0 1 0 1 0 1 0 1
Q n 1
不用 不用 0 0 1 1 0 1
功能 不允许
0 0 0 0 1 1 1 1
2） 状态表 反映触发器在输入信号作用下,现态Qn与次态 Qn+1之间的转换关系
数字逻辑
第5章 同步时序逻辑电路
3）状态图
描述触发器的状态转换关系及转换条件的图 形称为状态图
数字逻辑
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
触发器ppt课件
@stuAge=22,@stuName='李四',@m=@s OUTPUT
回顾
3
► 为什么需要触发器 ► 触发器的工作原理 ► 如何创建
▪ INSERT触发器 ▪ UPDATE触发器 ▪ DELETE触发器
目标
4
为什么需要触发器
生活案例：银行存取款系统 Bank表和Trans表：当张三取钱时如何自动更新Bank表？
触发器 (补充内容)
1
► 代码阅读，下列系统存储过程的功能是： EXEC sp_helpconstraint stuInfo EXEC sp_helpindex stuMarks EXEC sp_renamedb ‘stuDB',‘studentDB‘ EXEC xp_cmdshell ‘mkdir d:\project’
10
INSERT触发器
需求：当向交易信息表(trans)中插入一条交易信息时，我们应自动更新对应帐户的 余额。
分析： ► 在交易信息表上创建INSERT触发器 ► 从inserted临时表中获取插入的数据行 ► 根据交易类型(transType)字段的值是存入/支取， ► 增加/减少对应帐户的余额。
UPDATE触发器除了跟踪数据的变化（修改）外，还可以检查是否修改了某列 的数据
使用UPDATE（列）函数检测是否修改了某列
问题： 交易日期一般由系统自动产生，默认为当前日期。为了安全 起见，一般禁止修改，以防舞弊。
分析： UPDATE（列名）函数可以检测是否修改了某列
17
触发器和存储过程的比较： ► 是一种特殊类型的存储过程。 ► 主要通过事件进行触发而被执行；而存储过程通过名称直接被调用。 ► 触发器是一个强大的工具，它使每个站点可以在有数据修改时自动强制理解业务
回顾
3
► 为什么需要触发器 ► 触发器的工作原理 ► 如何创建
▪ INSERT触发器 ▪ UPDATE触发器 ▪ DELETE触发器
目标
4
为什么需要触发器
生活案例：银行存取款系统 Bank表和Trans表：当张三取钱时如何自动更新Bank表？
触发器 (补充内容)
1
► 代码阅读，下列系统存储过程的功能是： EXEC sp_helpconstraint stuInfo EXEC sp_helpindex stuMarks EXEC sp_renamedb ‘stuDB',‘studentDB‘ EXEC xp_cmdshell ‘mkdir d:\project’
10
INSERT触发器
需求：当向交易信息表(trans)中插入一条交易信息时，我们应自动更新对应帐户的 余额。
分析： ► 在交易信息表上创建INSERT触发器 ► 从inserted临时表中获取插入的数据行 ► 根据交易类型(transType)字段的值是存入/支取， ► 增加/减少对应帐户的余额。
UPDATE触发器除了跟踪数据的变化（修改）外，还可以检查是否修改了某列 的数据
使用UPDATE（列）函数检测是否修改了某列
问题： 交易日期一般由系统自动产生，默认为当前日期。为了安全 起见，一般禁止修改，以防舞弊。
分析： UPDATE（列名）函数可以检测是否修改了某列
17
触发器和存储过程的比较： ► 是一种特殊类型的存储过程。 ► 主要通过事件进行触发而被执行；而存储过程通过名称直接被调用。 ► 触发器是一个强大的工具，它使每个站点可以在有数据修改时自动强制理解业务
触发器知识
第五章触发器这一章，介绍一种新的逻辑部件--触发器。
触发器的“新”在于它具有“记忆”功能，它是构成时序逻辑电路的基本单元。
本章首先介绍基本RS触发器的组成原理、特点和逻辑功能。
然后引出能够防止“空翻”现象的主从触发器和边沿触发器。
同时，较详细地讨论RS触发器、JK触发器、D触发器、T触发器、T＇触发器的逻辑功能及其描述方法。
最后，通过一个实例帮你进一步体会触发器的“记忆”功能。
5.1 基本触发器一．基本RS触发器1．用与非门组成的基本RS触发器（1）电路结构。
由两个与非门的输入输出端交叉耦合。
它与组合电路的根本区别在于，电路中有反馈线。
决定，而且还希望触发器按一定的节拍翻转。
为此，给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。
具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。
1．同步RS触发器的电路结构2．逻辑功能当CP＝0时，控制门G3、G4关闭，都输出1。
这时，不管R端和S端的信号如何变化，触发器的状态保持不变。
当CP＝1时，G3、G4打开，R、S端的输入信号才能通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的输入信号决定。
见表5.1.3。
可见，维持—阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。
维持—阻塞触发器因此而得名。
例5.3.1 维持—阻塞D触发器如图5.3.3（b）所示，设初始状态为0，已知输入D的波形图如图5.3.4所示，画出输出Q的波形图。
解：由于是边沿触发器，在波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。
（2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是上升沿前一瞬间）输入端的状态。
根据D触发器的功能表或特性方程或状态转换图可画出输出端Q的波形图如图5.3.4所示。
它们之间相互配合的的时间关系的要求。
数电课件第五章锁存器和触发器
器和主从触发器等。
不同类型的触发器具有不同的工 作特性和应用场景，可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据，在时序逻辑电路中作为寄存 器使用，保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递，在时序逻辑电路中作为控 制门使用，根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义：锁存器是一种具 特点 有存储功能的电路，能 在特定条件下保存数据， 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能，并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件，在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据，在数字系统中起到数据存储和传输的作用； 触发器则能够记忆二进制数据的状态，常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能，能够保 存前一个状态；
在时钟信号的驱动下， 通常由逻辑门电路构成， 完成数据的存储和读取； 如与门、或门和非门等。
工作原理
在时钟信号的控制下，锁存器在数据输入端接收数据，并在数据输出端输出数据。
当时钟信号处于低电平状态时，锁存器处于关闭状态，无法接收新的数据输入。
不同类型的触发器具有不同的工 作特性和应用场景，可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据，在时序逻辑电路中作为寄存 器使用，保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递，在时序逻辑电路中作为控 制门使用，根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义：锁存器是一种具 特点 有存储功能的电路，能 在特定条件下保存数据， 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能，并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件，在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据，在数字系统中起到数据存储和传输的作用； 触发器则能够记忆二进制数据的状态，常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能，能够保 存前一个状态；
在时钟信号的驱动下， 通常由逻辑门电路构成， 完成数据的存储和读取； 如与门、或门和非门等。
工作原理
在时钟信号的控制下，锁存器在数据输入端接收数据，并在数据输出端输出数据。
当时钟信号处于低电平状态时，锁存器处于关闭状态，无法接收新的数据输入。
触发器详细
J CP K (a) 逻辑电路
二、逻辑功能
J CP K (b) 曾用符号
J CP K (c) 国标符号
0 0
1 1
CP=0时，状态不变。
1
1
0
00
1 1 CP=1时， J=K=0，状态不变。
1 1
0
1 0
0 1
1 0 CP=1时， J=1，K=0，置1态。
0
1
1
1
0
01
0
1 CP=1时，
J=0，K=1，置0态。
J和K，R和S是对 称的关系。
Qn+1=D
（４）边沿J-K触发器
或SQn+RQn
触发方式不同，逻辑功能与主从J-K触发器的相同。
触发器是数字电路的极其重要的基本单元。触发器有两个 稳定状态，在外界信号作用下，可以从一个稳态转变为另一个 稳态；无外界信号作用时状态保持不变。因此，触发器可以作 为二进制存储单元使用。
（2）真值表
CP=1， S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф
（3）特征方程
Qn 1
S
RQ n
SR 0
约束条件，不 能同时为1
钟控R-S触发器真值表
R
S
Qn+1
0
0
Qn
011
100
11Ф
（4）时钟控制R-S触发器逻辑功能波形图
（三）状态转换图与特征方程
（１）状态转换图
真值表
KJ
00 10 01 11
Qn+1
Qn 0 1 Q
触发器的逻辑功能及其描述方法
& G2 11
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
触发器pptppt
Q
&QG2源自C1 QT′触发器可看成T触发器在T恒等于1条件下特例，其特征 方程是：
Qn1 Qn
小结
精选版课件ppt
20
边沿触发器
一、同步触发器 的空翻现象
D
&
G1
&
Q
CP
G3
G5 1
D
G4
CP
&
&
Q
Q
G2
D触发器逻辑图
波形图
触发器状态变化多于一次的现象称为空翻。
空翻带来两个问题：一是触发器的抗干扰能力下降； 二是限制了触发器的使用范围。
精选版课件ppt
31
主从JK触发器
电路结构（教材P130）
主触发器
G7
G5
J
&
&
K
&
&
G8
G6
CP
1
G9
从触发器
G3
G1
&
&
Q
1J
Q
C1
&
&
Q
1K
Q
G4
G2
精选版课件ppt
32
主从JK触发器
电路结构（教材P130）
主从RS触发器
J
&
S
G7
&
G5
&
G3
&
G1
&
Q
K
&
&
R
&
&
&
Q
G8
G6
G4
G2
8
基本RS触发器
第五章触发器-资料.ppt
6
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、钟控触发器的触发方式与空翻
1.触发方式（工作方式） 2.空翻
作业
2013年8月4日星期日 章目录 第五章 触发器 4
第5章 触发器（Flip Flop）
5.1 概述
一、触发器概念
有一个或多个输入，两个互反的输出（Q和Q） ，具有两个稳态，能存储一个0或1的基本单元电 路。通常用Q端的状态代表触发器的状态。
状 态 转 移 输 入 条 件
n 1
Q
0 0 1 1
n
Q
SD 1 0 1 ф
RD ф 1 0 1
0 1 0 1
2013年8月4日星期日
章目录
第五章 触发器
31
SD
×
×
×
RD
Q Q
×
×
×
图 5.2.4 与非门基本触发器的波形图
2013年8月4日星期日
章目录
第五章 触发器
32
CP S R
Q
在CP一个周期内，Q只发生一次变化示意图
2013年8月4日星期日 标题区 章目录 节目录 第五章 触发器 19
CP=0时，Q
n+1
n
(2)功能表和激励表 表 5.3.1 钟控SRFF功能表
CP 0 1 1 1 1 S ф 0 0 1 1 R ф 0 1 0 1
Q n 1
Q Q
0 1
n n
×
2013年8月4日星期日
标题区 章目录 节目录
图 5.2.5 或非门基本SRFF
2013年8月4日星期日 标题区 章目录 节目录 第五章 触发器 14
2.逻辑功能的表示方法 (1)状态转移表（特性表） 表 5.2.4 或非门基本触发器的状态转移表
SD RD
0 0 1 1 0 0 1 1
Q
0 1 0 1 0 1 0 1
n
Q n 1
0 1 0 0 1 1
图5.2.3 与非门基本触发器的 状态转移图
表5.2.3 与非门基本触发器 的激励表
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
13
二、或非门构成的基本SRFF
1.电路构成 Q Q Q Q S R SD RD
G1
≥1
≥1
G2
SD RD (a) 逻辑图
(b) 曾用符号
(c) 国标符号
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
26
作业题
5.1
5.2 5.3
2013年8月4日星期日
标题区 章目录
第五章 触发器
27
SD 1 0
RD
Q
n+1
0 1 1 0
Q
n+1
0 1
置0 置1
1 0
Q
n
n+1
保持 = 1
= Q
不允许
结论：SD 、RD 低电平有效。
2013年8月4日星期日
2013年8月4日星期日
23
2.逻辑功能 (1)次态方程 CP=0时，Q CP=1时，Q
n+1
=Q
n
n+1
=D
(2)功能表和激励表 表 5.3.3 钟控DFF功能表
CP 0 1 1 D ф 0 1
Q
n 1
Q
n
0 1
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
24
表 5.3.4 钟控DFF激励表(CP=1)
Q G1
≥1
Q
≥1
0 0 0
G2
0 1
RDQn SD
RD
SD
1 1 1
× ×
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
15
(2)次态方程
Qn+1 = SD + RDQn SD·RD = 0 (约束条件)
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
16
5.3钟控电位触发器（钟控触发器）
第五章 触发器 9
标题区 章目录 节目录
Q Q
Q Q S R
SD RD
(b) 曾用符号
SD RD (c) 国标符号
图 5.2.1与非门构成的基本SRFF
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
10
2.逻辑功能 (1)现态(当前状态)：接收信号时的状态，用Q
n
表示。
(2)次态(下一状态)：接收信号后状态，用Q
第5章 触发器（Flip Flop） 5.1 概述
一、触发器概念
二、触发器的分类
1.按是否受控于时钟脉冲(CP Clock Pulse ) 2. 按实现的逻辑功能
2013年8月4日星期日
章目录
第五章 触发器
1
5.2 基本SRFF(SDRDFF)
一、与非门构成的基本SRFF
1.电路构成
2.逻辑功能
3.逻辑功能的表示方法
22
1
二、钟控DFF(D锁存器)
1
2
2
2
1.电路构成
Q Q
G1 SD G3
&
&
G2 RD
Q
Q
Q
Q
&
&
G4 CP
D
CP
1D C1
(S) D
1
(a) 逻辑图 辑 (a)逻 图
(R)
D
CP
D
CP
(b) 曾用符号 (b) 曾 符 用号
标题区 章目录 节目录
(c) 国 符 标号
第五章 触发器
(c) 国际符号
章目录
第五章 触发器
29
表 5.2.2 与非门基本触发器的功能表
SD
0 0 1 1
RD
0 1 0 1
Q n 1
பைடு நூலகம்
× ф) (
1 0
Q
n
RDQ SD
0
1
n
00
01
11
10
×
0
×
0
1
1
1
0
SD RDQn
图 5.2.2 求次态方程的卡诺图
2013年8月4日星期日 章目录 第五章 触发器 30
表 5.2.3 与非门基本触发器的激励表
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
12
(4)状态转移图
(5)激励表（驱动表） (6)波形图（时序图）
状态 转移 输入 条件
n 1
SD=0 RD=1
Q
n
Q
SD 1 0 1 ф
RD ф 1 0 1
SD=1 RD=
0
1
SD= RD=1
0 0 1 1
0 1 0 1
SD=1 RD=0
(2) 同步（时钟）触发器（用CP，同步工作）
①钟控电位触发器 （电位触发） ②主从触发器（主从触发或脉冲触发） ③边沿触发器（边沿触发）
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
7
2. 按实现的逻辑功能 (1) SRFF (2) DFF (3) JKFF (4) TFF
(5) T′FF
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
5
一个或多 个输入
F
Q Q
图 5.1.1触发器的框图
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
6
二、触发器的分类
1.按触发是否受控于时钟脉冲(CP Clock Pulse )
(1) 异步（基本）触发器（不用CP，异步工作）
n+1
表示。
(3)逻辑功能分析
(4)脉冲工作特性（动态特性）
触发脉冲的持续时间 tw > 2tpd
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
11
3.逻辑功能的表示方法 (1)状态转移表（特性表）
(2)功能表：状态转移表简化形式
(3)次态方程
Qn+1 = SD + RDQ
n
SD + RD = 1 (约束条件)
R
S
CP R
S CP
R
(b) 曾 符 用号 (b) 曾用符号
(c) 国 符 际号 (c) 国际符号
图 5.3.1 钟控SRFF
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器
18
1
2
2.钟控原理
T
图 5.3.2 时钟脉冲CP的波形
3.逻辑功能
(1)次态方程
=Q n+1 n Q =S+RQ CP=1时， SR=0
二、或非门构成的基本SRFF
1.电路构成
2.逻辑功能的表示方法
2013年8月4日星期日 章目录 第五章 触发器 2
5.3 钟控电位触发器（钟控触发器）
一、钟控SRFF(SR锁存器)
1.电路构成 2. 钟控原理 3.逻辑功能
2013年8月4日星期日
章目录
第五章 触发器
3
二、钟控DFF(D锁存器)
1.电路构成 2.逻辑功能
激励输入（数据输入）； 时钟脉冲(CP 控制输入 Clock Pulse)输入、触发输入；
一、钟控SRFF(SR锁存器)
1.电路构成
2013年8月4日星期日
标题区 章目录 节目录
第五章 触发器