厦门理工学院 数电 实验_实验七：时序逻辑电路
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Q1
n
现态
Q0
n
次态
Q1
n 1
Q0
n 1
1 2 3 4
0 0 1 1
0 1 0 1
0 1 1 0
1 0 1 0
1
2.状态方程
Q1
n 1
0 0 1
1
Q0
n 1
0
1
0 1
1 0
0 1
1 1
0 0
Q1
n 1
Q0 Q1 Q0 Q1
n 1
Q0
n
由特性方程 Q n 1 J Q n KQ n 得 J1 K1 Q0 ， J 0 K 0 1 3.逻辑图
Q0
J K
Q1
J K
Q0
CP 1
2
4.状态图
Q1Q0
00
01
11
10
五、分析与讨论（遇到的问题及其对本实验提出的建议）
六、教师评语
成绩
签名： 日期：
3
《数字电路与逻辑设计》实验报告
实验序号：4 学 号 实 3-407 姓 名 实验项目名称： 时序逻辑电路 专业、班 实验时间
实验地点 一、实验目的
指导教师
1.掌握常用时序逻辑电路的分析、设计和调试方法。 2.了解同一功能电路的多种实现途径，以开拓设计思路。 二、实验设备（环境）及要求 数字电路实验箱，74LS112 三、实验内容与步骤 3.用 74LS112 双 JK 触发器设计一个同步四进制加法计数器，并进行逻辑功能验 证。 ⑴触发器的时钟信号用单脉冲输入，用双踪示波器的输出所接的指示灯的变化， 并加以记录。 四、实验结果与相关数据 1.状态表 CP
n
现态
Q0
n
次态
Q1
n 1
Q0
n 1
1 2 3 4
0 0 1 1
0 1 0 1
0 1 1 0
1 0 1 0
1
2.状态方程
Q1
n 1
0 0 1
1
Q0
n 1
0
1
0 1
1 0
0 1
1 1
0 0
Q1
n 1
Q0 Q1 Q0 Q1
n 1
Q0
n
由特性方程 Q n 1 J Q n KQ n 得 J1 K1 Q0 ， J 0 K 0 1 3.逻辑图
Q0
J K
Q1
J K
Q0
CP 1
2
4.状态图
Q1Q0
00
01
11
10
五、分析与讨论（遇到的问题及其对本实验提出的建议）
六、教师评语
成绩
签名： 日期：
3
《数字电路与逻辑设计》实验报告
实验序号：4 学 号 实 3-407 姓 名 实验项目名称： 时序逻辑电路 专业、班 实验时间
实验地点 一、实验目的
指导教师
1.掌握常用时序逻辑电路的分析、设计和调试方法。 2.了解同一功能电路的多种实现途径，以开拓设计思路。 二、实验设备（环境）及要求 数字电路实验箱，74LS112 三、实验内容与步骤 3.用 74LS112 双 JK 触发器设计一个同步四进制加法计数器，并进行逻辑功能验 证。 ⑴触发器的时钟信号用单脉冲输入，用双踪示波器的输出所接的指示灯的变化， 并加以记录。 四、实验结果与相关数据 1.状态表 CP