74LS160 集成计数器

0 × × ×××××× 0 0 0 0
1 0 × × ↑ d0 d1 d2 d3 d0 d1 d2 d3
1 1 1 1 ↑ × × ××
计数
1 1 0 ××××××
保持
1 1 × 0 ×××××
保持
74LS160 集成计数器的应用举例——反馈法构成模6计数器的四种方法
例1：反馈置0法
例2：直接清0法
改进的模 6 计数器
下图所示方法的缺点是工作不可靠。原因是在许多情况下，各触发器的 复位速度不一致，复位快的触发器复位后，立即将复位信号撤消，使复位慢 的触发器来不及复位，因而造成误动作。
改进的方法是加一个基本RS触发器，如图5.12（a）所示，工作波形见图 5.12（b）。当计数器计到 6 时，基本RS触发器置0，使RD 端为0，该0一直持 续到下一个计数脉冲的下降沿到来为止。因此计数器能可靠置0。
RD
改进的模6计数器
三、集成二-五-十进制加法计数器计数器74LS290
４.逻辑功能说明 (1)异步置０功能; (2)异步置9功能; (3)计数功能
当Ｒ０Ａ*Ｒ０Ｂ＝０ Ｓ９Ａ*Ｓ９Ｂ＝０时， CT74LS290处于计数工作状态如下：
１.计数脉冲由ＣＰ０输入，从Ｑ０输出时，构成一
位二进制计数器； ２.计数脉冲由ＣＰ１输入，输出为Ｑ３Ｑ２Ｑ１时，
CPB
CPA
则构成五进制的计数器。
管脚图和功能表
四、构建任意进制计数器的方法 方法一：反馈清零法
例：用反馈清零法将74160接成六进制计数器
状态图：
注意：0110态是短暂的，不稳定的，不能算作一个稳态， 故电路为6进制计数器。
方法二：反馈置数法
例：用反馈置数法将74160接成六进制计数器
状态图：
74LS160 集成计数器
▲ 逻辑符号
▲ 引脚功能说明
D0~D3：并行数据输入端 Q0~Q3：数据输出端
EP、ET：计数控制端
C：进位输出端
CP：时钟输入端
RD ：异步清除输入端
LD ：同步并行置入控制端
▲ 表5.5 74LS160的功能表
输入
输出
RD LD EP ET CP D0 D1 D2 D3 Q 0 Q 1 Q 2 Q 3
1）LS是低功耗肖特基，HC是高速COMS；LS的速度比HC略快，HCT输入 输出与LS兼容，但是功耗低；F是高速肖特基电路；
2）LS是TTL电平，HC是COMS电平；
3）LS输入开路为高电平，HC输入不允许开路，HC一般都要求有上下拉电 阻来确定输入端无效时的电平，LS 却没有这个要求；
4）LS输出下拉强上拉弱，HC上拉下拉相同； 5）工作电压不同：LS只能用5V，而HC一般为2V到6V；
由此可见，N进制计数器可以利 用在（N-1）时将 LD 变为 0 的方法 构成，这种方法称为反馈置0法。
当计数器计到6 时（状态6出现时间极
短），Q2和Q1均为1பைடு நூலகம்使 RD为0，计数器立
即被强迫回到0状态，开始新的循环。
例3：反馈预置法
例4：反馈预置法例二
◆ 当计数器计到状态1001时，进位端 C 为1，经非门为0，置数 控制端 LD = 0 ,下一个时钟到来时，将D3 ~ D0 端的数据0100送 入计数器。此后又从0100开始计数一直计数到 1001，又重复上 述过程。这种方法称为反馈预置法。
6）电平不同：LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而 CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但 反过来是不行；
7）驱动能力不同：LS一般高电平的驱动能力为5mA，低电平为20mA；而 CMOS的高低电平均为5mA；
8）CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能 直接接电源。