第6章 多图纸电路图的设计精品文档
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
主原理图
子原理图1
子原理图2
子原理图3
电路方块图属性对话框
参数页
放置一个电路方块图
电路方块图进出点属性对话框
新增电路方块图进出点
输入输出端口属性对话框
信号连接示意图
Ch4-2.SchDoc
电源电路 POWER.SchDoc
存储电路 MEMORY.SchDoc
POWER.SchDoc
MEMORY.SchDoc
如图所示是层次电路设计的演示图。在该图中 包含了两个电路方块图，每个电路方块图都对 应相应的电路，注意电路演示图中电路输入输 出点和方块图进出点之间的关系。
层次式电路图示意图
根层电路图(root)
信号连接
电路图(一)
电路方块图 A
电路方块图 B
电路方块图进出点 (Sheet Entry ) 信号连接
2.移至所要連接的線路上 1.指向輸出入埠
按住滑鼠左鍵不放
启动编译命令
1.指向專案 按滑鼠右鍵 拉出選單
編譯之前， 各檔案為同一階層
2.選取編譯命令 進行編譯
完成编译
按滑鼠左鍵
讯息面板
启动由下而上命令
指定所产生的电路方块图的 电路图
产生MEMORY.SchDoc内层 电路
POWER.SchDoc電路方块图 之属性对话框
平坦式电路图设计示范
信号连接示意图
平坦式电路图设计之示范电路图
POWER.SchDoc
VCC GND
至所有电路 至所有电路
Ch4-1-1.SchDoc
AD[0..7] A[8..15] ALE PSEN WR
RD
MEMORY.SchDoc
AD[0..7] A[8..15]
ALE PSEN
WR
RD
电源电路(POWER.SchDoc)
层次式电路图设计练习图三
5 3 p K 0 1R12 2 1 4 0 9 Q VCC 38 mm oo cc 4 3 p P K fgedcDba 0 1R11 DLED3 9124567 0 1 2 p 1 fg abcded 0 3 9 Q VCC 38 mm oo 1 cc 3 K p 0 2VR1 D N VCC G 7 P K U 0 fgedcDba 1R10 DLED2 E CVCC 08 22A15 90124567 1 R E WO 2 2 12 1 1 p 2 0 D 0 SSW-SPDT fg abcded 9 Q 00 AQ D 1 0 01 11A 1 11 AQ D 2 1 2 91A 2 22 AQ 1 D 3 VCC 2 3 81A 3 33 AQ 2 D 4 3 5 71A 44 AQ 3 D 5 38 4 6 61A 55 AQ 4 D 6 5 7 51A 66 AQ 5 D 7 6 8 41A mm 77 AQ oo 6 cc 7 9 31A 8 A 7 8 5 2A 0 9 A 8 3 9 4 2A p P A10 9 VCC 1 2A10 fgedcDba K ? A11 0 1 9 DLED1 0 PHeader10 3 2A11 1R A12 90124567 2A12 1 A13 D 6 2A13 N p 2 D(0...7) D N GA14 fg abcded 1 1 G 47 12A14 A(0...15) 0 Q 9 VCC 38 6 UADC0809N mm U4BSN74LS08D oo K L C cc 0 1 START 6 5 E O 9 6 P 0 fgedcDba D 4 1 4 DLED0 0 DIN0 D 76 12 2 1 DIN1 90124567 D 47 12 1 3 2 DIN2 DD(0...7) 58 12 9 p 4 fg 6 abcded 3 IN3D U4ASN74LS08D D 0 18 U5B4 5 4 IN4D D 8 21 6 3 5 IN5D 1 D 9 31 7 2 6 IN6D 3 D 0 42 7 IN7D 2 1 52 p bc a defgd 0 9 7 6 EOCADDA 4 0 5 72 5 D(0...7) U5A4 ADDB 4 2 1 REF+ADDC VCC D 23 12 REF-ALE N R1-R8 9 62 12 6 G 0 4 U5C 90 D 11234567891 6 N G 2 01 AA15 AA 12345678 E D AAAAAAAA O N DIR ? G USN74LS373N A(0...15) 57 6 34 2 1 0 D N G DD D DD D 12345678 D D 0 1 BBBBBBBBVCC 1 USN74LS245N 77 OD 7 98 11A 876543210 66 DO 111111112 6 76 11A 55 OD 5 54 11A P10P11P12P13P14 44 OD P15P16 P17 VCC 4 23 11A 33 OD 3 98A 22 DO 76 2 A 11 OD 1 54A 00 DO 0 32A E L 1 1 E VCCO 0 21 P12P14P15 P16 P10P11P13P17 89 AAA10A11A12A13A14A15 12345678234567890 1234567822222222333333334 VCC P1.0/T2 P2.0/A8P2.1/A9 P1.2/ECI P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15 P0.7/AD7P0.6/AD6P0.5/AD5P0.4/AD4P0.3/AD3P0.2/AD2P0.1/AD1P0.0/AD0 P1.1/T2EXP1.3/CEX0P1.4/CEX1P1.5/CEX2P1.6/CEX3P1.7/CEX4 RSTP3.0/RxDP3.1/TxDP3.2/INT0P3.3/INT1P3.4/T0P3.5/T1P3.6/WRP3.7/RDXTAL2XTAL1VSSPSENALE/PROGEA/VPP ? UP89C51RC2BN/01 9 01234567890901 11111111112233 0145 3333 pppp F p 1 0 3C 2 D 1 N F YXTAL p G 2 0 3C 1 0 7K 4R132R14 D N G F u 3 2 2C ? SSW-PB VCC
第6章
多图纸电路图的设计
本章学习目标
本章主要以实例，介绍多图纸电路图的绘制方 法，以达到以下学习目标： 理解平坦式电路图的概念与掌握其绘制方法 理解层次性原理图的基本概念。 掌握方块电路的绘制和端口的设置方法。 掌握层次性原理图的绘制方法。
6.1平坦电路图
平坦式电路图
电路图(一)
A
端点连接器 (Off Sheet Connector)
因此，正确地定义和管理电路方块图、方块图 进出点和电路输入输出点是层次电路图设计的 关键。 电路方块图是整个电路设计的一部分，它包含 了一部分电路。在这部分电路中定义了与其他 电路部分的输入输出点，其对应的电路方块图 中也定义了与电路输入输出点同名的方块图信 号进出点，所有同名的电路输入输出点和方块 图进出点在整个电路设计中都是电气连接的。
CPU部分(CPU.SchDoc)
存储电路(MEMORY.SchDoc)
6.2 层次原理图的基本概念
6.2.1 层次原理图设计必要性
对于复杂庞大的电路系统，如大屏幕高清晰数字 电视机等，其原理图和PCB板都是十分复杂的，不 便于或不可能将其在一张图纸中绘制完成，同时 为了适用公司和企业的需要，加快设计和绘制的 速度，缩短产品的研发周期，往往是以几个人组 成的群组形式分工合作进行设计和绘制，将一个 复杂的电路系统划分为多个子系统，而一个子系 统又可能划分为多个模块，这样只要定义好各个 模块图纸间的连接关系，然后分配给不同的部门
输入输出端口(Port)
电路图(二) 信号连接
电路图(三)
电路方块图 C
电路方块图 D
信号连接
输入输出端口(Port)
电路图(四)
电路图(五)
6.2.3 层次性原理图的层次结构
下图表明了层次性原理图图纸之间的层次结构。 它主要由主原理图和各子原理图组成，主原理图 主要规定各子原理图之间的连接关系，而子原理 图则集中体现各模块内部具体的电路结构。
AD[0..7] A[8..15]
ALE PSEN WR
RD
电源电路(POWER.SchDoc)
CPU部分(Ch.SchDoc)
存储电路(MEMORY.SchDoc)
启动由上而下命令
產生POWER.SchDoc內層電 路
产生MEMORY.SchDoc内层 电路
自动换边
3.放開左鍵，自動換邊
或个人分开设计绘制，最后组合起来即可完成 整个复杂系统的设计和制作。
6.2.2 层次原理图的基本概念
层次性原理图正是适用模块化设计需要而应运而生的 产物，他将一个完整复杂的设计项目分割为几个相 对独立但又彼此连接的图纸，并可分开同时进行设 计，大大加快了原理图的设计绘制速度。 层次性原理图：将复杂电路进行模块化的划分，各 电路模块可以在原理图中表示为电路方块图，各方 块图之间的信号通过方块图的进出点和电路输入输 出点来实现的一种模块化的电路设计方法。
信号连接
信号连接
电路图(二)
A
A 电路图(三)
B
B
信号连接
放置端点接器状态
端点接器属性对话框
颜色设定对话框
箭头样式
连接点
箭头向左(指向连接点) 箭头向右(离开连接点)
01234567 DDDDDDDD 6 AAAAAAAA C0.1uF C C 12356789 V 11111111 F u 0 01234567 5 7 DDDDDDDD 4CCapPol1 C C 3 E 4 0123456789E V 6 AAAAAAAAAAA10A11A12CS1CS2WO 4 1 U6 V 5 09876543541320672 + 122222222 D N G 2 8901234567 AAA10A11A12AAAAAAAA Vin 5 U 0 2 3 MC7805T R3 1 F u 0 4 7 01234567 4CCapPol1 DDDDDDDD AAAAAAAA 1 DLED2 412356789 111111111 12345678 D QQQQQQQQ N DDDDDDDD 2 G DDiode1N4001 C C0123456789 VAAAAAAAAAAA10A11A12A13A14A15EG/VPP 3 U27C512 8054136702 987654321 2122222222 1 0123456789 PDC9V AAAAAAAAAAA10A11A12A13A14A15 A[0..7]AD[0..7] 01234567 AAAAAAAA C C 25690 V 256911112 12345678 C QQQQQQQQ C V A[8..15] D E12345678N E OLDDDDDDDDG 2 USN74AC373DW A[8..15] 13478 134780 111111 AD[0..7] 01234567 DDDDDDDD AAAAAAAA 89 01234567 AAA10A11A12A13A14A15 DDDDDDDD AAAAAAAA 3210987645678901982331 4444333322222233113311 N E S P ALE/P P2.0(A8)P2.1(A9) P3.7(RD) P3.6(WR) P2.2(A10)P2.3(A11)P2.4(A12)P2.5(A13)P2.6(A14)P2.7(A15) P0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)P3.1(TXD) P3.0(RXD) EA/VPXTAL1XTAL2RESETP3.2(INT0)P3.3(INT1)P3.4(T0)P3.5(T1)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7 1 U89C51-QCC 5100456723456789 32211111 F u 1 0 C1 12345678 C C V JP1Port1 1 SSW-PB 1 k YXTAL 1 0 R1 12 FF pp 23 00 C3C3
指定所产生的电路方块图的 电路图
产生电路方块图
调整电路方块图
指向所要追踪的端点连接器
漫遊到端点連接器的另一端
指向所要进入內层的电路方 块图
进入內层电路
跳至电路方块图
平坦式电路图设计练习图一
平坦式电路图设计练习图二
平坦式电路图设计练习图三
层次式电路图设计练习图一
层次式电路图设计练习图二
子原理图1
子原理图2
子原理图3
电路方块图属性对话框
参数页
放置一个电路方块图
电路方块图进出点属性对话框
新增电路方块图进出点
输入输出端口属性对话框
信号连接示意图
Ch4-2.SchDoc
电源电路 POWER.SchDoc
存储电路 MEMORY.SchDoc
POWER.SchDoc
MEMORY.SchDoc
如图所示是层次电路设计的演示图。在该图中 包含了两个电路方块图，每个电路方块图都对 应相应的电路，注意电路演示图中电路输入输 出点和方块图进出点之间的关系。
层次式电路图示意图
根层电路图(root)
信号连接
电路图(一)
电路方块图 A
电路方块图 B
电路方块图进出点 (Sheet Entry ) 信号连接
2.移至所要連接的線路上 1.指向輸出入埠
按住滑鼠左鍵不放
启动编译命令
1.指向專案 按滑鼠右鍵 拉出選單
編譯之前， 各檔案為同一階層
2.選取編譯命令 進行編譯
完成编译
按滑鼠左鍵
讯息面板
启动由下而上命令
指定所产生的电路方块图的 电路图
产生MEMORY.SchDoc内层 电路
POWER.SchDoc電路方块图 之属性对话框
平坦式电路图设计示范
信号连接示意图
平坦式电路图设计之示范电路图
POWER.SchDoc
VCC GND
至所有电路 至所有电路
Ch4-1-1.SchDoc
AD[0..7] A[8..15] ALE PSEN WR
RD
MEMORY.SchDoc
AD[0..7] A[8..15]
ALE PSEN
WR
RD
电源电路(POWER.SchDoc)
层次式电路图设计练习图三
5 3 p K 0 1R12 2 1 4 0 9 Q VCC 38 mm oo cc 4 3 p P K fgedcDba 0 1R11 DLED3 9124567 0 1 2 p 1 fg abcded 0 3 9 Q VCC 38 mm oo 1 cc 3 K p 0 2VR1 D N VCC G 7 P K U 0 fgedcDba 1R10 DLED2 E CVCC 08 22A15 90124567 1 R E WO 2 2 12 1 1 p 2 0 D 0 SSW-SPDT fg abcded 9 Q 00 AQ D 1 0 01 11A 1 11 AQ D 2 1 2 91A 2 22 AQ 1 D 3 VCC 2 3 81A 3 33 AQ 2 D 4 3 5 71A 44 AQ 3 D 5 38 4 6 61A 55 AQ 4 D 6 5 7 51A 66 AQ 5 D 7 6 8 41A mm 77 AQ oo 6 cc 7 9 31A 8 A 7 8 5 2A 0 9 A 8 3 9 4 2A p P A10 9 VCC 1 2A10 fgedcDba K ? A11 0 1 9 DLED1 0 PHeader10 3 2A11 1R A12 90124567 2A12 1 A13 D 6 2A13 N p 2 D(0...7) D N GA14 fg abcded 1 1 G 47 12A14 A(0...15) 0 Q 9 VCC 38 6 UADC0809N mm U4BSN74LS08D oo K L C cc 0 1 START 6 5 E O 9 6 P 0 fgedcDba D 4 1 4 DLED0 0 DIN0 D 76 12 2 1 DIN1 90124567 D 47 12 1 3 2 DIN2 DD(0...7) 58 12 9 p 4 fg 6 abcded 3 IN3D U4ASN74LS08D D 0 18 U5B4 5 4 IN4D D 8 21 6 3 5 IN5D 1 D 9 31 7 2 6 IN6D 3 D 0 42 7 IN7D 2 1 52 p bc a defgd 0 9 7 6 EOCADDA 4 0 5 72 5 D(0...7) U5A4 ADDB 4 2 1 REF+ADDC VCC D 23 12 REF-ALE N R1-R8 9 62 12 6 G 0 4 U5C 90 D 11234567891 6 N G 2 01 AA15 AA 12345678 E D AAAAAAAA O N DIR ? G USN74LS373N A(0...15) 57 6 34 2 1 0 D N G DD D DD D 12345678 D D 0 1 BBBBBBBBVCC 1 USN74LS245N 77 OD 7 98 11A 876543210 66 DO 111111112 6 76 11A 55 OD 5 54 11A P10P11P12P13P14 44 OD P15P16 P17 VCC 4 23 11A 33 OD 3 98A 22 DO 76 2 A 11 OD 1 54A 00 DO 0 32A E L 1 1 E VCCO 0 21 P12P14P15 P16 P10P11P13P17 89 AAA10A11A12A13A14A15 12345678234567890 1234567822222222333333334 VCC P1.0/T2 P2.0/A8P2.1/A9 P1.2/ECI P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15 P0.7/AD7P0.6/AD6P0.5/AD5P0.4/AD4P0.3/AD3P0.2/AD2P0.1/AD1P0.0/AD0 P1.1/T2EXP1.3/CEX0P1.4/CEX1P1.5/CEX2P1.6/CEX3P1.7/CEX4 RSTP3.0/RxDP3.1/TxDP3.2/INT0P3.3/INT1P3.4/T0P3.5/T1P3.6/WRP3.7/RDXTAL2XTAL1VSSPSENALE/PROGEA/VPP ? UP89C51RC2BN/01 9 01234567890901 11111111112233 0145 3333 pppp F p 1 0 3C 2 D 1 N F YXTAL p G 2 0 3C 1 0 7K 4R132R14 D N G F u 3 2 2C ? SSW-PB VCC
第6章
多图纸电路图的设计
本章学习目标
本章主要以实例，介绍多图纸电路图的绘制方 法，以达到以下学习目标： 理解平坦式电路图的概念与掌握其绘制方法 理解层次性原理图的基本概念。 掌握方块电路的绘制和端口的设置方法。 掌握层次性原理图的绘制方法。
6.1平坦电路图
平坦式电路图
电路图(一)
A
端点连接器 (Off Sheet Connector)
因此，正确地定义和管理电路方块图、方块图 进出点和电路输入输出点是层次电路图设计的 关键。 电路方块图是整个电路设计的一部分，它包含 了一部分电路。在这部分电路中定义了与其他 电路部分的输入输出点，其对应的电路方块图 中也定义了与电路输入输出点同名的方块图信 号进出点，所有同名的电路输入输出点和方块 图进出点在整个电路设计中都是电气连接的。
CPU部分(CPU.SchDoc)
存储电路(MEMORY.SchDoc)
6.2 层次原理图的基本概念
6.2.1 层次原理图设计必要性
对于复杂庞大的电路系统，如大屏幕高清晰数字 电视机等，其原理图和PCB板都是十分复杂的，不 便于或不可能将其在一张图纸中绘制完成，同时 为了适用公司和企业的需要，加快设计和绘制的 速度，缩短产品的研发周期，往往是以几个人组 成的群组形式分工合作进行设计和绘制，将一个 复杂的电路系统划分为多个子系统，而一个子系 统又可能划分为多个模块，这样只要定义好各个 模块图纸间的连接关系，然后分配给不同的部门
输入输出端口(Port)
电路图(二) 信号连接
电路图(三)
电路方块图 C
电路方块图 D
信号连接
输入输出端口(Port)
电路图(四)
电路图(五)
6.2.3 层次性原理图的层次结构
下图表明了层次性原理图图纸之间的层次结构。 它主要由主原理图和各子原理图组成，主原理图 主要规定各子原理图之间的连接关系，而子原理 图则集中体现各模块内部具体的电路结构。
AD[0..7] A[8..15]
ALE PSEN WR
RD
电源电路(POWER.SchDoc)
CPU部分(Ch.SchDoc)
存储电路(MEMORY.SchDoc)
启动由上而下命令
產生POWER.SchDoc內層電 路
产生MEMORY.SchDoc内层 电路
自动换边
3.放開左鍵，自動換邊
或个人分开设计绘制，最后组合起来即可完成 整个复杂系统的设计和制作。
6.2.2 层次原理图的基本概念
层次性原理图正是适用模块化设计需要而应运而生的 产物，他将一个完整复杂的设计项目分割为几个相 对独立但又彼此连接的图纸，并可分开同时进行设 计，大大加快了原理图的设计绘制速度。 层次性原理图：将复杂电路进行模块化的划分，各 电路模块可以在原理图中表示为电路方块图，各方 块图之间的信号通过方块图的进出点和电路输入输 出点来实现的一种模块化的电路设计方法。
信号连接
信号连接
电路图(二)
A
A 电路图(三)
B
B
信号连接
放置端点接器状态
端点接器属性对话框
颜色设定对话框
箭头样式
连接点
箭头向左(指向连接点) 箭头向右(离开连接点)
01234567 DDDDDDDD 6 AAAAAAAA C0.1uF C C 12356789 V 11111111 F u 0 01234567 5 7 DDDDDDDD 4CCapPol1 C C 3 E 4 0123456789E V 6 AAAAAAAAAAA10A11A12CS1CS2WO 4 1 U6 V 5 09876543541320672 + 122222222 D N G 2 8901234567 AAA10A11A12AAAAAAAA Vin 5 U 0 2 3 MC7805T R3 1 F u 0 4 7 01234567 4CCapPol1 DDDDDDDD AAAAAAAA 1 DLED2 412356789 111111111 12345678 D QQQQQQQQ N DDDDDDDD 2 G DDiode1N4001 C C0123456789 VAAAAAAAAAAA10A11A12A13A14A15EG/VPP 3 U27C512 8054136702 987654321 2122222222 1 0123456789 PDC9V AAAAAAAAAAA10A11A12A13A14A15 A[0..7]AD[0..7] 01234567 AAAAAAAA C C 25690 V 256911112 12345678 C QQQQQQQQ C V A[8..15] D E12345678N E OLDDDDDDDDG 2 USN74AC373DW A[8..15] 13478 134780 111111 AD[0..7] 01234567 DDDDDDDD AAAAAAAA 89 01234567 AAA10A11A12A13A14A15 DDDDDDDD AAAAAAAA 3210987645678901982331 4444333322222233113311 N E S P ALE/P P2.0(A8)P2.1(A9) P3.7(RD) P3.6(WR) P2.2(A10)P2.3(A11)P2.4(A12)P2.5(A13)P2.6(A14)P2.7(A15) P0.0(AD0)P0.1(AD1)P0.2(AD2)P0.3(AD3)P0.4(AD4)P0.5(AD5)P0.6(AD6)P0.7(AD7)P3.1(TXD) P3.0(RXD) EA/VPXTAL1XTAL2RESETP3.2(INT0)P3.3(INT1)P3.4(T0)P3.5(T1)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7 1 U89C51-QCC 5100456723456789 32211111 F u 1 0 C1 12345678 C C V JP1Port1 1 SSW-PB 1 k YXTAL 1 0 R1 12 FF pp 23 00 C3C3
指定所产生的电路方块图的 电路图
产生电路方块图
调整电路方块图
指向所要追踪的端点连接器
漫遊到端点連接器的另一端
指向所要进入內层的电路方 块图
进入內层电路
跳至电路方块图
平坦式电路图设计练习图一
平坦式电路图设计练习图二
平坦式电路图设计练习图三
层次式电路图设计练习图一
层次式电路图设计练习图二