数据判别电路设计1

课程设计（论文）任务及评语
院（系）：电子与信息工程学院教研室：
学号
学生姓名
专业班级
课程设计
（论文）题目
数据判别电路设计课程设计（论文）任务
设计一个3个数的数据判别电路，要求能够判别3个8位二进制数是否相等，最大数是谁，最小数是谁，并分别给出相应的输出信号，并用MAX+PLUSⅡ验证设计的正确性。

设计要求：
1．熟练掌握组合逻辑电路的设计思路和方法；2．熟练掌握MAX+PLUSⅡ原理图输入方法；
3．熟练掌握MAX+PLUSⅡ仿真方法并对设计进行仿真验证，直至得出正确的设计方案；
4．熟练掌握MAX+PLUSⅡ编程下载方法并利用EDA 实验箱验证设计的正确性；5．熟练掌握数据判别电路的设计方法。

报告要求：
1．能够对原理及设计方案进行适当的说明；2．按照给定的模板要求完成设计报告。

指导教师评语及成绩
平时成绩（20%）：论文成绩（50%）：答辩成绩（30%）：总成绩
：
指导教师签字：
学生签字：
年
月
日
在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。

集成数值比较器74LS85是４位数值比较器,两个４位数值比较器串联而成为一个８位数值比较器。

对于此数据判别电路的设计，本文先采用由集成数值比较器74LS85和一些逻辑门组成的电路来实现3个八位二进制数的大小判别。

由于需要比较三个数（设为C、D、E）的大小，故需要用上面所述的8位比较器三片（用到74LS85共6片），即分别将C、D、E、三个数进行两两比较。

通过此电路可以判别3个八位二进制数的大小。

3个八位二进制数判别总共有19种输出，除掉相同的输出结果最终共7种结果。

通过MAX+plus软件方针可以得到最终结果。

关键词：比较器；74LS85；逻辑门；二进制。

第1章数据判别电路设计的思路构想 (1)
1.1一位数值比较器 (1)
1.2两位数值比较器 (2)
1.3集成数值比较器 (3)
第2章数据判别电路设计 (5)
2.1.数值比较器的位数扩展 (5)
2.2三个8位二进制数大小比较电路的实现 (5)
2.3数据判别器电路的仿真 (8)
第3章总结 (10)
参考文献 (11)
第1章数据判别电路设计的思路构想
1.1一位数值比较器
在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相
１位数值比较器是多位比较器的基础。

当Ａ和Ｂ都是１位数时，它们只能取０或１两种值，由此可写出１位数值比较器的真值表：
输入输出
A B F（A>B）F(A<B)
F(A=B)0011
0101
0010
0100
1001
表1.1真值表
由以上逻辑表达式可画出如下图所示的逻辑电路。

实际应用中，可根据具体情况选用逻辑门。

图1.1一位数值比较器逻辑电路
1.2两位数值比较器
现在分析比较两位数字A1A0和B1B0的情况。

利用1位比较器的结果，可以列出简化的真值表如下：
输入输出
A1B2A0B0F（A>B）F(A<B)
F(A=B)A1>B2A1<B2A1=B2A1=B2A1=B2
X X A0>B0A0<B0A0=B0
10100
01010
00001
表1.2真值表
为了减少符号的种类，不再使用字母Ｌ，而以（Ai＞Bi）、（Ai＜Bi）、（Ai＝Bi）直接表示逻辑函数。

可以由真值表对两位比较器作如下简要概述。

当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果就是高位比较的结果。

当高位相等时，两数的比较结果由低位比较的结果根据表达式画出逻辑图：
图1.2两位数值比较器逻辑电路
电路利用了１位数值比较器的输出作为中间结果。

它所依据的原理是，如果两位数A1A0和B1B0的高位不相等，则高位比较结果就是两数比较结果，与低位无关。

这时，由于中间函数（A1＝B1）＝０，使三个与门G 均封锁，而或门都打开，低位
比较结果不能影响或门，高位比较结果则从或门直接输出。

如果高位相等，即（A1＝B1）＝１,使三个与门均打开，同时由（A1＞B1）＝０和（A1＜B1）＝０作用
或门也打开，低位的比较结果直接送达输出端，即低位的比较结果决定两数谁大、谁小或者相等。

1.3集成数值比较器
我们以74LS85为例来说明集成数值比较器。

1.集成数值比较器74LS85得功能集成数值比较器74LS85是４位数值比较器，其功能如下：
输入输出A3B3A2B2A1B1A0B0I A>B I A<B I A=B F A>B F A<B F A=B
A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
X
X
A2>B2
A2<B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
A2=B2
X
X
X
X
A1>B1
A1<B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
A1=B1
X
X
X
X
X
X
A0>B0
A0<B0
A0=B0
A0=B0
A0=B0
A0=B0
A0=B0
X
X
X
X
X
X
X
X
H
L
X
H
L
X
X
X
X
X
X
X
X
L
H
X
L
H
X
X
X
X
X
X
X
X
L
L
H
L
L
H
L
H
L
H
L
H
L
H
L
L
L
H
L
H
L
H
L
H
L
H
L
H
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
表1.3功能表
从功能表可以看出，该比较器的比较原理和两位比较器的比较原理相同。

两个４位数的比较是从Ａ的最高位A3和Ｂ的最高位B3进行比较，如果它们不相等，则该位的比较结果可以作为两数的比较结果。

若最高位A3＝B3，则再比较次高位A2和B2，余类推。

显然，如果两数相等，那么，比较步骤必须进行到最低位才能得到结果。

真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和Ａ与Ｂ的
比较结果。

其中Ａ和Ｂ是另外两个低位数，IA>B、IA<B和IA=B是它们的比较结果。

设置低位数比较结果输入端是为了能与其他数值比较器连接，以便组成位数更多的数值比较器。

上式与逻辑图一致。

由上式可以看出，仅对４位数进行比较时，应对IA＞B、IA＜B和IA=B进行适当处理，即IA＞B＝IA＜B＝0，IA=B=1。

第2章数据判别电路设计
2.1.数值比较器的位数扩展
现在来讨论一下数值比较器的位数扩展问题。

数值比较器的扩展方式有串联和并联两种。

下图表示两个４位数值比较器串联而成为一个８位数值比较器。

图2.14位数值比较器的位扩展
我们知道，对于两个８位数，若高４位相同，它们的大小则由低４位的比较结果确定。

因此，低４位的比较结果应作为高４位的条件，即低４位比较器的输出端应分别与高４位比较器的IA＞B、IA＜B、IA=B端连接。

2.2三个8位二进制数大小比较电路的实现
由于需要比较三个数（设为C、D、E）的大小，故需要用上面所述的8位比较器三片（用到74LS85共6片），即分别将C、D、E、三个数进行两两比较。

共得到三组（共9个）输出端，将三组输出端组合，输出结果如下图：
图2.2三个数比较输出端组合的逻辑电路
写出每一种输出结果并综合比较，共得出如上的19种输出，由于输出里面有很多一样的结果，（比如：三个输出分别是C<D、C<E、D<E和三个输出为C<D、C<E、D=E，这两种输出得到的结果都是C最小，E最大），当输出的结果一样时可以用一个或门两在一起，最终共可以得到7种结果，其总的电路图如下：
图2.3数据判别器总电路
由上图可知，任意输入三个8为二进制数，其比较结果只能有7种结果中的一种，（图中的输出端CE理解C为最小、E最大，CDE理解为C=D=E，其他的类似）。

2.3数据判别器电路的仿真
根据如上所设计的电路图，进行仿真，结果如下：
（1）输入满足C=D=E时，输出端CDE（表示三个数相等）为高电平：
图2.4
(2)输入满足，E=10000000，C=D=0时，输出DE和CE为高电平：
图2.5
（3）输入满足,E=D=0,C=10000000时，输出端DC,EC为高电平：
图 2.6
（4）输入满足,E=C=0,D=10000000时，输出端CD,ED为高电平：
图2.7
第3章总结
在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就成为数值比较器。

对于此数据判别电路的设计，本文先采用由集成数值比较器74LS85和一些逻辑门组成的电路来实现3个八位二进制数的大小判别。

通过此电路可以判别3个八位二进制数的大小。

3个八位二进制数判别总共有19种输出，除掉相同的输出结果最终共7种结果。

通过MAX+plus软件方针可以得到最终结果。

参考文献
[1]唐志宏.数字电路与系统.大连理工大学城市学院电子技术研究室
[2]阎石、王红编.数字电子技术第五版
[3]蔡惟铮.电子技术基础试题精选与答题技巧.哈尔滨工业大学出版社出版
[4]胡晓光、崔建宗、王建华.数字电子技术基础
[5]陈志武主编.数字电子技术基础辅导教案.西北工业大学出版社
[6]曹林根.数字逻辑.海交通大学出版社。