计算机组成原理实验课程大纲

《计算机组成原理实验》课程大纲
一、 课程基本情况
二、 教学目标
《计算机组成原理实验》是配合《计算机组成原理》的理论教学中计算机硬件系统的组成、各部件的结构和工作原理而设置的教学内容，是相应教学内容的配套课程，是计算机组成原理的重要环节。

通过本课程的各项实验，使同学进一步掌握计算机各部件的基本原理和结构，掌握计算
机各部件的基本设计方法和实验方法，帮助同学建立计算机时间-空间的整体概念，巩固课堂知识，初步培养学生的实验操作能力和分析解决问题能力。

三、 课程简介
配合理论教学，提供了不同类型（如验证型、设计型、综合型）的共七个实验单元。

实验内容分为部件实验和综合实验，由浅入深，循序渐进。

部件实验主要包括存储器，运算单元，微控制器等，综合实验分别为8位CISC CPU设计和32位RISC CPU——MIPS-C设计。

这些实验承接先开的《数字逻辑》实验，并为后续的《计算机接口与通讯技术》实验奠定坚实的基础。

四、 实验教学内容及其基本要求
课程实验（一）
实验名称：存储器与运算器高级设计（4学时，验证型和设计型）
实验目的：了解存储器、运算器的电路结构和工作原理。

掌握FPGA中先进先出存储器LPM_FIFO 的功能、工作特性、测试方法和读写方法；了解FPGA中LPM_FIFO的功能，掌握LPM_FIFO的参数设置和使用方法。

掌握FPGA与外部RAM的硬件接口技术，通过FPGA控制，向外部RAM写入数据，通过FPGA控制，从外部RAM读出数据，并且利用数码管显示读出的数据。

利用Verilog HDL语言编程设计带进位算术逻辑运算单元，移位运算器。

验证带进位控制的算术运算功能发生器的功能，按指定数据完成集中指定的算术运算。

验证移位运算器的组合功能。

实验内容：
（1）采用LPM宏单元设计一个先进先出存储电路FIFO，增加“空”、“未满”、“满”
设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录当LPM_FIFO为“空”、“未满”、“满”是，各种输出信号的变化情况。

（2）用FPGA与外部RAM接口，设计一个实现对外部RAM的读写控制电路，设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定
方案，并下载到实验台。

观察并记录写入和读出的数据，并进行比较。

（3）采用Verilog HDL语言设计一个带进位算术逻辑运算单元ALU电路。

设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录带进位ALU的功能，通过指定数据完成全部的运算功能，并将结构填入带进位ALU实验数据表中。

（4）采用Verilog HDL语言设计一个移位运算器电路。

设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录移位运算器的组合功能，并将理论分析值与实验结果进行比较。

课程实验（二）
实验名称：微控制器组成实验（4学时，设计型和验证型）
实验目的：掌握微指令控制、微地址寄存器控制、数据寄存器译码控制以及微程序控制器的工作原理和构成原理。

掌握微程序的编写，输入，观察微程序的运行。

实验内容：
（1）采用LPM宏单元设计微指令控制电路，设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

根据微程序控制器的内部结构，记录当标志位变化时，微指令的变化对输出微地址控制信号的影响。

（2）采用LPM宏单元设计微地址寄存器控制电路，设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录微地址寄存器在正常工作情况下，由输入、输出的微地址实验数据，以及在发生控制/转移情况下，当控制信号有效时，输出的微地址发生变化的情况。

（3）采用LPM宏单元设计数据寄存器译码控制电路，设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录微指令信号的变化，控制信号的变化，对输出选通信号的影响。

（4）定制微程序存储器LPM_ROM，并在前面实验电路的基础上构建微控制器电路，设计仿真波形并进行分析和验证。

根据实验电路选择适当的模式，设计相应的引脚锁定方案，并下载到实验台。

观察并记录微程序的运行情况。

课程实验（三）
实验名称：8位CISC CPU设计与实现（8学时，设计型）
实验目的：深入理解CISC模型机的功能和组成知识，巩固和深化理论课相关的教学内
容。

深入学习计算机各类典型指令的执行流程。

在实验（二）的基础上，进一步掌握微程序控制器的设计流程和相关技术，以及LPM_ROM的配置方法。

在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台简单CISC模型机。

定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念，掌握微程序的设计方法，学会编写二进制微指令代码表。

通过完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。

实验内容：
（1） 设计CISC CPU的功能模块，包括：算术逻辑单元、数据缓冲寄存器、移位运算器、程序存储器与数据存储器、先进先出存储器FIFO、流水线乘法
累加器、程序计数器与地址寄存器、指令寄存器、指令译码器与控制器、
时序产生器等；
（2） 设计CISC CPU的指令系统，拟定指令流程和微命令序列，并设计简单的微程序；
（3） 建立CISC CPU的数据通路，并用图形编辑工具设计CISC CPU的顶层电路原理图；
（4） 对CISC CPU的整机硬件电路进行编译、波形仿真和调试。

根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；
（5） 将编译通过的电路和应用程序下载到实验台上的FPGA中，在实验台上通过单步跟踪微程序执行过程的方式进行硬件调试。

根据硬件调试结果验证
设计的正确性，并对出现的故障进行定位，修改程序，重新编译；最终完
成CISC CPU的硬件电路设计以及应用程序及微程序的设计和调试。

（6） 观察并记录CPU的运行情况：用手动STEP控制和LCD液晶显示器观察CPU运行、用In-System Memory Content Editor了解CPU运行情况、用嵌
入式逻辑分析仪SignalTapII了解CPU运行情况、用时序仿真了解CPU运
行情况。

综合设计：32位RISC CPU设计与实现——MIPS-C（共20学时）
课程实验（四）
实验名称：32位MIPS-C基本组成部件调试与定制（4学时，验证型）
实验目的：了解MIPS-C基本组成部件的工作原理。

熟练掌握MIPS-C基本组成部件的设计方法。

实验内容：
（1） 根据设计要求，应用数字逻辑实验结果，完成MIPS-C基本组成部件的调试和定制，包括：ALU，移位器，乘/除法器，寄存器堆，程序计数器，指令寄存
器，数据寄存器，存储器等。

（2） 对每一个基本组成部件分别进行时序仿真验证和硬件下载测试。

课程实验（五）
实验名称：32位MIPS-C指令系统设计和数据通路构建（8学时，设计型）
实验目的：了解MIPS-C各种类型指令（包括：存取指令，R型指令，I型指令，跳转指令，CP0指令，分支指令等）执行的功能和工作原理。

掌握MIPS-C指令系统的设计方法。

掌握基于MIPS-C指令集来编写汇编程序的方法。

了解MIPS-C数据通路的建立方法和组成原理。

了解数据通路部件的概念。

熟练掌握根据不同类型的指令确定所需要的数据通路部件，再由这些部件组装出某类型指令简单数据通路的方法。

掌握将不同类型指令的数据通路组合成完整的数据通路的方法。

实验内容：
（1） 根据系统设计要求，设计MIPS-C的指令系统。

（２） 在MIPS-C指令集的基础上，编写3个汇编程序。

（３） 从实验（四）中选取适当的部件，分别组装：取指指令数据通路、R型指令数据通路、I型指令数据通路、跳转指令数据通路、分支指令数据通路、存储指令
数据通路等。

（４） 综合各类型指令数据通路，构建MIPS-C顶层数据通路。

（５） 通过时序仿真的方法，对各种数据通路进行调试和测试，并结合仿真波形分析各种数据通路的执行流程。

（６） 根据实验电路选择适当的模式，设计各种数据通路的引脚锁定方案，并下载到实验台。

观察并记录指令的执行情况。

课程实验（六）
实验名称：32位MIPS-C控制单元设计（4学时，设计型）
实验目的：了解MIPS-C控制器的功能和工作原理。

掌握用有限状态机技术实现多周期控制器的方法。

熟练掌握用Verilog HDL语言设计多周期控制器的方法。

掌握对多周期控制器的仿真验证和硬件测试两种调试方法。

掌握向MIPS-C顶层数据通路中增加控制单元的方法，并通过仿真验证和硬件测试两种方法对电路进行故障定位的调试技术。

实验内容：
（1） MIPS-C控制器的有限状态机设计。

根据MIPS-C各种类型指令执行要求和有限状态机的设计原理，将多周期控制器的指令执行划分为多个状态，确定每一种
类型指令的有限状态机，最后归纳为完整的多周期控制器有限状态机。

通过
Verilog HDL语言实现多周期控制器有限状态机。

（2） 根据MIPS-C控制器的接口要求，在有限状态机的基础上，用Verilog HDL实现完整的MIPS-C控制器的设计，并根据仿真波形，验证设计的正确性，并对出
现的故障进行定位，修改程序，重新编译；
（3） 设计控制器的硬件下载测试方案。

将编译通过的电路下载到实验台上的FPGA 中。

根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程
序，重新编译；最终完成控制器的硬件电路设计。

（4） 在实验（五）顶层数据通路基础上，增加控制单元电路，并进行编译、波形仿真和调试。

根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修
改程序，重新编译；
（5） 对增加了控制单元的顶层数据通路设计硬件下载测试方案。

将编译通过的电路下载到实验台上的FPGA中。

根据硬件调试结果验证设计的正确性，并对出现
的故障进行定位，修改程序，重新编译；最终完成增加了控制单元的顶层数据
通路设计。

课程实验（七）
实验名称：32位MIPS-C异常处理设计和软硬件测试（4学时，综合型）
实验目的：了解MIPS-C中异常的概念，异常的处理及控制部件检测异常的方法。

掌握MIPS-C中协处理器的设计方法。

理解MIPS-C的整机功能和组成原理。

深入学习MIPS-C 系统中各类典型指令的执行流程。

掌握在MIPS-C上调试运行简单程序的方法。

掌握对整机
进行软件仿真和硬件下载两种测试方法。

实验内容：
（1） 在课程实验（七）的基础上，根据异常处理及控制方面的设计要求，采用Verilog HDL语言设计MIPS-C的协处理器单元。

（2） 构建协处理器单元的数据通路，并将其组装到MIPS-C顶层数据通路中。

重新对顶层数据通路进行仿真测试，并根据结果分析来调整设计。

（3） 将实验（五）的汇编程序预先加载到存储器中，并将存储器单元与MIPS-C处理器连接。

（4） 对MIPS-C的整机硬件电路进行编译、波形仿真和调试。

根据仿真波形，验证设计的正确性，并对出现的故障进行定位，修改程序，重新编译；
（5） 设计MIPS-C硬件下载测试方案。

将编译通过的电路和应用程序下载到实验台上的FPGA中，在实验台上通过单步跟踪汇编程序执行过程的方式进行硬件调
试。

根据硬件调试结果验证设计的正确性，并对出现的故障进行定位，修改程
序，重新编译；最终完成MIPS-C的硬件电路设计以及MIPS指令集汇编程序
的设计和调试。

（6） 观察并记录MIPS-C的运行情况：分别采用手动STEP控制和LCD液晶显示器、In-System Memory Content Editor、嵌入式逻辑分析仪SignalTapII、时序仿
真等方式来观察MIPS-C运行情况和指令的执行流程等。

五、 教学安排及方式
实验课与理论课交叉进行，第1周开始上理论课，第9周开始上实验课。

实验教学包括七个实验单元，分九次实验课完成，每周1次，每次4学时。

六、 考核方式
采取预习报告，实验报告及当堂实验结果验收相结合的考核方式。

总成绩由３部分组成：预习报告×10% + 当堂验收×30% + 实验报告×60%
七、 开课老师
计算机学院教学实验中心
张亮。