数电本科总复习3-时序逻辑电路总复习20100527

6 时序逻辑电路
一、选择题：
1、相同计数器的异步计数器和同步计数器相比,一般情况下( )
A. 驱动方程简单
B. 使用触发器个数少
C. 工作速度快
D. 以上都不对
2、n 级触发器构成的环形计数器,其有效循环的状态数是( )
A. n 个
B. 2个
C. 4个
D. 6个 3、设计计数器时应选用（ ）。

A ．基本触发器
B ．边沿触发器
C ．同步触发器
D ．施密特触发器 4、一块7490十进制计数器中,它含有的触发器个数是( )
A. 1
B. 2
C. 4
D. 6 5、n 级触发器构成的扭环形计数器,其有效循环的状态数是( )
A. n 个
B. 2 n 个
C. 4个
D. 6个 6、数字系统与逻辑功能部件的主要区别是有没有（ ）
A.存储器
B.控制器
C.加法器
D.译码器
7、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1， 则输出序列Z=（ ）
X/Z
0/0
1/1
A. 0101
B.1011
C.0111
D.1000
8、利用中规模集成计数器构成任意进制计数器的方法有( ) A.复位法 B .预置数法 C .级联复位法 9、在移位寄存器中采用并行输出比串行输出（ ）。

A.快 B.慢 C.一样快 D.不确定
10、用触发器设计一个24进制的计数器，至少需要( )个触发器。

A.3 B.4 C.6 D.5
11、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP
作用下，四位数据的移位过程是（ ）。

A.1011--0110--1100--1000—0000
B.1011--0101--0010--0001—0000
C.1011--0111--1110—1101—1011
D.1011—1101—1110—1111--1111 12、在N 进制中，字符N 的取值范围为：（ ）
A ．0 ~ N
B ．1 ~ N
C ．1 ~ N -1
D ．0 ~ N-1
二、填空题：
1、用n 个触发器构成的计数器, 计数容量最多可为 。

2、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为 。

3、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。

（ ）
4、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 ，右移时首先输入数码 。

5、时序逻辑电路在结构上包含__________________和____________两部分。

6、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的_____________，还与电路的_____________有关。

7、时序逻辑电路在结构上包含__________________和_____________两部分。

8、四位双向移位寄存器T4194的功能表如表所示。

由功能表可知，要实现保持功能，应使 ，当1 D R ，
S 1=1，S 0=0时，电路实现 功能。

9、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序逻辑电路
和 时序逻辑电路。

10、触发器有 个稳态，存储8位二进制信息要 个触发器。

11、某计数器的状态转换图如图所示，试问该计数器是一个 进制 法计数器，它有 个有效状态， 个无效状态，该电路 自启动。

若用JK 触发器组成，至少要 个JK 触发器。

12、要构成5进制计数器，至少需要 个触发器，其无效状态有 个。

13、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入 ，当输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为 。

14、寄存器的功能是 。

例如在计算机中，需要它存储要参加运算的数据。

15、 是对脉冲的个数进行计数，具有计数功能的电路。

三、判断题：
1、构成一个7进制计数器需要三个触发器。

（ ）
2、当时序电路存在无效循环时该电路不能自启动。

（ ）
3、同步时序电路具有统一的时钟CP 控制。

（ ）
四、分析设计题：
1、分析下图所示序列发生电路，要求写出D SR 的逻辑函数式，列出状态转换表，写出Z 的输出序列码。

2、如图所示时序电路。

写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路
的逻辑功能，并分析该电路能否自启动。

3、分析电路功能,并说明能否自启动。

4、分析下图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路是否能自启动。

5、电路如下图所示，试按给定的CP 与S 波形画出Q 1及Q 2的波形图（设触发器起始状态均为0）。

6、 如图所示时序电路。

写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路
的逻辑功能，并分析该电路能否自启动。

7、分析下图TTL 电路实现何种逻辑功能,其中X 是控制端,对X=0,X=1分别分析,假定触发器的初始状态为Q 2=1,Q 1=1. 并判断能否自启动。

CP
S 1 2 3
4 Q 1 Q 2
8、下表所示为四位二进制计数器Ｔ215 的功能表,试分析下图电路所具有的功能。

要求画出状态转换图。

9、分析下图给出的电路，说明这是多少进制的计数器。

10
11、74LS192双时钟同步计数器（十进制），其功能表如表所示。

其中CO 是进位输出、BO 是
借位输出。

现用74LS192组成的计数器如图所示，分析是几进制计数器，写出详细分析过程。

12、请用置位法, 将Ｔ4161接成构成 40 进制计数器，画出电路图。

74LS161为同步16进制计数器，它的逻辑图和功能表如下。

T4161功能表
注：T4161是四位二进制计数器，，Q 0,Q 1,Q 2,Q 3为输出端，D 0,D 1,D 2,D 3
为置数输入端，其中D 3为高位，D 0为低位。

13、请用集成计数器芯片74LS193构成模10加法计数器。

74LS193逻辑符号如图图中C Q 是进
位输出端且+=CP Q Q Q Q Q A B C D C ，D Q 是借位输出端。

且-⋅⋅⋅⋅=CP Q Q Q Q Q A B C D D 。

74LS193功能表如表所示。

14、集成中规模4位同步二进制加法计数器74161的逻辑符号和功能表如下所示。

（1）试用74LS161采用复位法（异步清零）或者置数法（同步置数）实现十二进制计数器。

（2）试用它设计一个10进制计数器，要求画出状态转换图和电路图。

1 0 0 0
15、已知74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。

试用74LS163设计一个85进制加法计数器，要求采用反馈归零法。

Q 3 Q 2 Q 1 Q 0
CP
74LS161 P T
CO A B C D L D C r
16、集成中规模4位同步二进制加法计数器74161的逻辑符号和功能表如下所示。

试用置数法（同步置数）实现五进制计数器。

17、 同步十进制可逆计数器192的符号如下图,功能表如表所示。

试用Rd 端构成6进制加法计
数器。

192功能表
Q 3 Q 2 Q 1 Q 0
CP
74LS161 P T
CO A B C D L D C r .
.。