关于组合逻辑电路中竞争一冒险的研究
组合电路的竞争和冒险
S = ∑m (1,2,4,7) = ∏ (0,3,5,6) M
= M0 ⋅ M3 ⋅ M5 ⋅ M6 = m0 ⋅ m3 ⋅ m5 ⋅ m6
= Y 0 ⋅Y 3 ⋅Y 5 ⋅Y 6
CO = ∑m (1,2,3,7) = ∏ (0,4,5,6) M
= M0 ⋅ M4 ⋅ M5 ⋅ M6 = m0 ⋅ m4 ⋅ m5 ⋅ m6
0 1 1 1 0 0 0 1
AB AB C 00 01 11 10 C 00 01 11 10 0 1 1 0 1 1 1 1 1 1 1 1
S CO
S = A⊕ B ⊕Ci
CO = AB + ( A⊕B) ⋅ Ci = AB⋅ ( A⊕ B) ⋅ Ci
最后画出用与非门和异或门实现 的全减器逻辑电路图。
多个输入发生状态变化时，冒险是难以消除的。 多个输入发生状态变化时，冒险是难以消除的。当组合 电路的冒险影响了整个系统的工作时， 电路的冒险影响了整个系统的工作时，可以采用取样脉冲的 方法加以解决。 方法加以解决。 A & ☆先判断组合电路 B & 有无冒险产生， A , A⋅ A A+ & F 1 & 若有冒险加取样脉冲与组 C 合电路相与。 ☆取样脉冲仅在输出门处 于稳定值期间到来，保证输出 结果正确，在取样脉冲周期之 外，输出信息无效。 ☆取样脉冲法目的是避开 冒险。
组合逻辑电路的竞争与险象研究
图 ２ 函数Ｆ ： Ａ
＋Ａ 的波形
根据 “ 毛刺 ”的极 性 ，险象 可分 为 以下 两种 ： （ Ｏ ：输 出负尖脉 冲 ，即正 常输 出应 为 高 电平 １ １） 型 ，由于 竞争 的存在 ，产 生低 电平Ｏ 。 （ １ ：输 出正 尖脉 冲 ，即正 常输 出应 为低 电平 ０ ２） 因
②若 存在竞争，则消去表达式 中不存在竞争的变量，仅保
留有竞 争 的变量 ，看是 否满 足以 下关 系 ： ａ Ｆ ＝Ａ＋Ａ ，说 明存在 ０ ． 型险 象 ； ｂ Ｆ＝ ． ，说 明存 在１ 险象。 型
１ ．竞争
在 组 合逻 辑 电路 中 ，输 入 信号 经 过 不 同 的路 径到 达 某 点 汇 合时 产生 “ 时差 ”的 现象 ，称之 为竞 争…。
Ｓ ＳＳ Ｃ ＩＹ 系 安 Ｙ Ｅ ＵＲＴ 统 全
５７
组合逻辑 电路 的竞争 与险象研 究
何其贵 余春 平 （ 江西信息应用职 业技术学 院 江西南 昌 ３０４ ３ ０ ３）
摘要 ：信号在 电路 中传输都会 产生时间的延迟 ，该延迟会 引起数字 电路 中波形参数 变坏 ，甚 至产 生竞争 冒险现 象，从 而 导致电路产生错误的输 出，影 响电路 的可靠性和稳定性 。因此 ，在组合逻辑 电路 的分析 和设计过程 中，研 究电路 的竞争与 冒险现 象是十分必要 的。文章 简要 介绍 了竞争险 象的概念 ，对竞争险 象产 生的原 因进行 了探 讨 ，对险 象的判 断及 竞争险象
若Ｂ ０ ＝ ，则 不计 电路 的延迟 时 （ Ａ＝０ ，Ｆ ０ １） 时 ＝ （ Ａ＝Ｉ ，Ｆ ０ ２） 时 ＝
＋Ａ 。
ＡＢ＝１１，
即 Ａ＝ ＝ 时 ，Ｃ Ｂ Ｉ 变量可产 生０ 险象 。 型
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
组合逻辑电路中的竞争冒险
消除冒险的方法： 1. 加封锁脉冲 2. 加选通脉冲 3. 修改逻辑设计
4. 接入滤波电容 由于尖峰干扰脉冲的宽度很窄，在可能产生尖 峰干扰脉冲的门电路输出端与地之间接入一个容量 为几十皮法的电容就可吸收掉尖峰干扰脉冲。
本章小结
组合逻辑电路指任一时刻的输出仅取决于
该时刻输入信号的取值组合，而与电路原
以逻辑门为基本单元的电路设计，其最简含义 是：逻辑门数目最少，且各个逻辑门输入端的
数目和电路的级数也最少，没有竟争冒险。 以 MSI 组件为基本单元的电路设计，其最简含 义是：MSI 组件个数最少，品种最少，组件之 间的连线最少。
编码器的作用是将具有特定含义的信息编成 相应二进制代码输出，常用的有二进制编码 器、二-十进制编码器和优先编码器。 译码器的作用是将表示特定意义信息的二进 制代码翻译出来，常用的有二进制译码器、 二-十进制译码器和数码显示译码器。
将两式对比只要令数据选择器的输入为：
A1 A, A0 G, D0 R, D1 D2 R , D3 1
则数据选择出逻辑式为： 将给定的逻辑函数式化为与上式对应的形式：
令数据选择器的输入结成如下形式：
A1 A, A0 B, D0 C , D1 1, D2 C , D3 C
尖峰干扰脉冲的现象，称为冒险。 可能导致错误动作
二、竞争冒险的产生原因及消除方法
负尖峰脉冲冒险举例 G1
A Y=A+A G2 Y A 理A 想Y A 考虑门延时 Y 正尖峰脉冲冒险举例
G1 A
1
A G2 理A Y想 Y0 A Y 1tpd
1tpd
1
Y=A· A 考虑门延时
可见，在组合逻辑电路中，当一个门电路(如 G2) 输入两个向相反方向变化的互补信号时，则在输出端 可能会产生尖峰干扰脉冲。
组合逻辑电路中的竞争与冒险现象
F DD
此处两卡诺圈相切， 有两个最小项相邻 但又不在一个卡诺
圈中，会出现
F BB
1.2 组合逻辑电路中的竞争与冒险现象的消除
1．改变逻辑设计（增加冗余项）
使得表达式无论在什么样的逻辑值组合下不会出现 AA 或者 A A 的形式
例 判断F BC AC是否存在冒险，如果有，通过增加冗余项消除冒险
不考虑门电路的延时， 无论A取什么值，输出F
总是为1，不可能为0
考虑门电路的延时产生
“冒险”，因为这个毛刺 是负向的，而逻辑函数F本 身应该为1，所以称为“0
冒险”
上述分析竞争冒险产生的例子都是由于门电路的延时产生了冒险，在逻辑关系上是
由于 AA 或 A A 引起的，因此我们可以根据表达式中某个变量是否同时以原变量
F BC AC AB
2．吸收法（滤波电容）
增加的沉余项，即使A=B=1，C发生 改变，电路有延迟，F始终为1。这
样就避免了冒险现象的发生
3．取样法
数字电路与逻辑设计
和反变量出现来判断是否具备了竞争条件
代数判别法
例 逻辑表达式为 F BC AC AB ，判断是否可能存在竞争冒险。 解：表达式中，变量C和B都存在着原变量和反变量，是否有可能出现 F C C 或者
是 F B B 的取值组合？
当A=1，B=1时，F C C ，出现“0冒险”。
当A=1，C=1时，F B B ，出辑电路中的竞争与冒险现象
以上所讨论的组合逻辑电路都假设逻辑门电路是理想的。即没有延时时间对信号波形的影响。 在实际电路设计中，我们必须考虑延时因素。 因为按理想条件设计的电路，在信号的瞬变时刻有可能在电路的输出端出现不应有的毛刺，使电 路处于不稳定状态，我们称这种现象为“冒险”。 在有多个输入信号的组合电路中，当有两个或两个以上信号同时发生变化时，由于同一个信号通 过不同路径到达某一个门的输入端的先后时间有差别，这种现象称为“竞争”
消除组合逻辑电路竞争冒险的方法
一、概述组合逻辑电路竞争冒险是数字电路设计中常见的问题之一。
它指的是在时序条件下，由于输入信号的变化导致电路输出出现不确定的转换过程，可能造成电路性能下降甚至失效的情况。
消除组合逻辑电路竞争冒险，对于保证电路的可靠性和稳定性具有重要意义。
本文将探讨消除组合逻辑电路竞争冒险的方法。
二、理解组合逻辑电路竞争冒险1.1 组合逻辑电路组合逻辑电路是由逻辑门组成的电路，其输出仅由输入确定的逻辑方程确定，没有状态存储。
典型的组合逻辑电路包括加法器、比较器、译码器等。
1.2 竞争冒险竞争冒险是指在时序条件下，由于输入信号的变化导致电路输出出现不确定的转换过程。
在组合逻辑电路中，竞争冒险可能导致输出信号的瞬时不稳定，从而影响整个电路的功能和性能。
三、消除组合逻辑电路竞争冒险的方法2.1 时序优化设计通过时序优化设计，可以使电路在特定的时间限制内完成逻辑运算，减少竞争冒险的可能性。
时序优化设计包括信号调整、信号同步和时钟分配等技术手段。
2.2 信号同步技术信号同步技术通过控制信号的传输路径和延迟时间，使得输入信号在逻辑运算之前到达，从而避免竞争冒险。
常见的信号同步技术包括流水线技术、同步触发器技术和反馈路径控制技术。
2.3 逻辑优化设计逻辑优化设计可以通过优化逻辑方程、简化逻辑结构等方式，减少竞争冒险的可能性。
逻辑优化设计常常需要依靠专业的逻辑综合工具进行辅助。
2.4 时钟分配技术时钟分配技术可以根据电路的工作频率和时序要求，合理设计时钟信号的分配和布局，避免时钟冲突和竞争冒险。
时钟分配技术需要考虑时钟的传输延迟、时钟的峰值功耗和时钟的抖动等因素。
2.5 引入冗余逻辑通过引入冗余逻辑，可以在一定程度上提高电路的容错能力，从而减少竞争冒险的可能性。
冗余逻辑可以是备用逻辑单元、冗余逻辑判断器或冗余逻辑运算器等。
2.6 仿真验证通过仿真验证，可以对组合逻辑电路进行全面、深入的测试，发现潜在的竞争冒险问题，并及时进行修正。
5组合逻辑电路中的竞争冒险
(b)
L A A 1 稳态逻辑关系
竞争产生负尖脉冲：偏1冒险
产生竞争冒险的原因：门电路的传输延迟使同一变量经过 不同路径到达输出端的时间不同。
竞争冒险的危害性：使对脉冲敏感的系统出现误动作。
2 冒险现象的判别方法（分析法） 1） 代数法
分析输入变量的取值情况，看是否存在某些输入变量的特定 取值使表达式出现L=AA 或者L=A+A 例 判断 L AC AB AC 是否存在冒险现象
B=1, A=0时出现L=C+C
AC AB
C 00 01 11 10
0
1
AB
BC
L= BC+ AC +AB
B=1, A=0时出现L=C+C+1
2） 加滤波电容
A
A
&
C
A
1
&
≥1
L
C
1
&
C
C
B
B
(a)
L AC AB AC
L 冒险
(b)
3） 加选通控制 保证输出在输入信号稳定时有效
组合逻辑电路分析与设计小结
3.5 组合逻辑电路中的竞争冒险
1 竞争冒险的意义
竞争: 在组合逻辑电路中，若某个变量通过2条以上的途 径到达输出端，由于每条路径上的延迟时间不同，到达输 出端的时间有先后区别，这一现象叫做竞争。
A
B
1
G1 C
G3
&
G4
&
G2
L
&
冒险: 当某个变量发生变化时，如果真值表所描述的逻辑 关系受到短暂的破坏，并在输出端出现不应有的尖脉冲， 此种情况称为冒险。
实验六 组合逻辑电路中的竞争冒险现象
实验四组合逻辑电路中的竞争冒险现象解析一实验目的1学会分析组合逻辑电路中有无竞争冒险现象。
2掌握采用修改逻辑电路设计的方法消除冒险现象。
二实验仪器（1）双踪示波器（2）双路直流稳压电源（3）探测器三实验原理四实验步骤1打开Multisim10电子线路仿真界面，在TTL集成电路器件库中，按电路原理图取出元器件；在仪器库中取出示波器以及方波信号源、探针等。
按实验电路图4—1连接好。
2打开工作开关。
展开示波器操作界面，观察到有关波形后，调整扫描时间、灵敏度等，使示波器A、B通道展示波形适当，并画出有关波形。
打开工作开关后可见探针闪亮。
打开示波器调整扫描时间和灵敏度等观察到波形如图A：调整示波器的时间尺度，得出图B：3根据波形，分析出现的问题及其原因。
电路原理图函数表达式F= C A AB +。
图A 、B 的实验电路为B 、C 接高电平5V ，即B=C=1，此时F= A A +，输出为0,，然而由图A 可知电路存在“1”态冒险，即电路存在竞争冒险。
图B 为将图A 放大后的图像，可知输出端滞后于输入端。
4采用增加冗余项的方法消除上述电路中竞争冒险现象。
画出修改后电路，并进行验证。
增加冗余项修改后的电路图（a ）：修改后输入输出波形图（b ）：原来表达式F= C A AB +增加冗余项后得F= BC C A AB ++=F= C A AB +*BC ，则电路图如上图（a ），其输入输出图像如图（b ），由图（b ）可知，增加冗余项后，输出图像为一直线，即增加冗余项的方法已消除竞争冒险现象。
5用示波器观察电路修改后工作时的输出波形，将电路修改前后波形比较分析。
消除互补相乘项修改后的电路图（c ）：修改后输入输出波形图（d ）：6、用示波器观察电路修改后工作时的输出波形，将电路修改前后波形比较分析。
分析：由于原来的函数表达式F= C A AB +=C B B A C A A A +++消除互补相乘项A A 后得到F=C B B A C A ++，此时无论A 这怎么修改，输出结果总为1,。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路是指一些由多个逻辑门组成的逻辑电路。
它们一般不具有记忆性，不涉及时钟信号，是根据输入信号直接输出结果的电路。
虽然组合逻辑电路看起来非常简单，但是在实际应用中存在着一些竞争冒险，这可能导致电路输出错误的结果。
本文将探讨组合逻辑电路的竞争冒险现象及消除方法。
竞争冒险是指当多个逻辑门的输入信号在不同的时间到达时，电路不能准确地确定输出信号。
这是由于电路中存在着多条不同的信号路径，当这些路径的信号到达的时间不同，就会发生竞争冒险。
这个现象如果不及时解决，就会导致电路输出错误的结果，甚至会使整个系统崩溃。
竞争冒险可以通过添加延迟元件来解决。
这些延迟元件包括反相器和缓冲器。
反相器可以改变输入信号的极性，并将输出信号延迟一定时间后输出。
缓冲器可以加强信号的强度，并将信号的延迟控制在很小的范围内。
通过添加这些延迟元件，可以精确地控制信号的延迟时间，从而避免竞争冒险。
另外，竞争冒险问题也可以通过优化电路结构来解决。
由于冒险问题是由信号路径的不同导致的，我们可以尽可能地减少信号路径的长度和数量。
在优化电路时，需要考虑到电路的性能和延迟时间之间的平衡。
如果性能过于复杂，就会增加信号延迟时间，从而导致冒险问题。
如果性能过于简单，就会降低电路的效率和稳定性。
总之，竞争冒险是组合逻辑电路中常见的问题之一。
通过添加
延迟元件和优化电路结构，可以有效地解决这个问题。
在实际应用中，我们必须注意电路的稳定性和效率，以便顺利地解决竞争冒险问题，保证电路的正确性。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
组合逻辑电路中的竞争与冒险-Read
组合逻辑电路中的竞争与冒险（5）
消除竞争冒险的方法：
在电路输出端并联滤波电容Ｃ； 最简设计并
不一定是最优设
在电路输入端加选通信号； 计。
在电路设计中增加冗余项。
F AB BC AC
BC A 00 01 11 10
0
1
1
111
令 AC1
F AB BC AC B B 1 1
生瞬时错误的现 F
象。
组合逻辑电路中的竞争与冒险（2）
例2：
注意：竞争不一
A B
&
Y
定产生冒险！
考虑竞争时
不考虑竞争时
---由于信号变换过程的先后，有
A
A
A
VT
VT
B
B
VT B
VT
Y “0”
Y
Y
组合逻辑电路中的竞争与冒险（3）
竞争与冒险现象的判断
当竞争可能由于同一信号的不同传输延迟引起时， 可用以下方法判断：
代数法：将输出函数进行某种处理，若能化成 F XX
或 F X X 的形式，则可能产生冒险。
如：F AB BC
若令 A C 1 则 F B B
B
B
A B
ቤተ መጻሕፍቲ ባይዱ1 B
C
F1 AB &
F1
F1 B
F AB BC
&
F2
&
F2 B
F F1 F2 B B F
组合逻辑电路中的竞争与冒险（1）
竞争与冒险的概念
竞争：同一信号经不同途径传输后到达某一门电路时有先有后，
或同一门电路的不同输入信号由于过渡过程不同而引起
组合逻辑电路的竞争和冒险(精)
可能出现1型冒险。
Y A A
可能出现0型冒险。
例：试判别逻辑函数式 Y AC AB AC 是否可能出现冒险现象。 解：写出逻辑函数式 Y AC AB AC 由逻辑表达式可看出A、C具有竞争能力
BC 00, Y A BC 01, Y ABC 10, Y A
同一个门的一组输入信号，由于它们在此前通过 不同数目的门，经过不同长度导线的传输， 到达门输入端的时间会有先有后,这一现象称为竞争。
四、冒险
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲 （又称过渡干扰脉冲）的现象。 如下图所示电路中，输出
G1 A 1 G2 >=1 Y Y A A 1 Y A 1tpd 1
Y AC AB AC BC 1 消除了冒险
BC 11, Y A A
Y A A 将产生偏“1”冒险。 由此可见，当BC=11时，
AB 00, Y C
AB 10, Y C
AB 01, Y 1
AB 11, Y C
虽然具有竞争，但不会产生冒险 说明 由于冒险出现的可能性很多，而且组合电路 的冒险现象只是可能产生，而不是一定产生， 更何况非临界冒险是允许存在的。
Y A A
A
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
可见，G2门的两个输入信号A、
由于传输路径不同，到达G2门的输入端时，信号比A 延迟了tpd。因此，使G2门输出端出现了很窄的负脉冲。 按照设计要求，这个负尖脉冲是不应该出现的，他的 出现可能会导致负载电路的错误动作。 在下图12－7（a）所示电路中，输出 Y A A 如考虑G1门的平均传输延迟时间tpd时，则在G2输出端 出现了不应有的很窄的正尖峰脉冲，如图12－7（b）
组合电路中的竞争冒险现象
对
高位对 高位
确定函数输入变量与 数据选择器地址输入
端的对应关系
照
比
较
确定数选器数据输入
端的表达式（0、1、
原变量、反变量）
画连 线图
•13
第四章小结 （3）用其他的中规模组合电路
利用编码器的优先编码功能； 利用比较器的比较输出； 利用全加器的异或运算功能； 利用加法器的求和功能；
应用中规模组件设计电路要注意的问题：
可见，BC=11时，变量A的变化可能使电路产生冒险
。同上，变量C的变化不会使电路产生冒险。
路漫漫其悠远
•5
2、卡诺图识别法
如果代表两个乘积项的圈相切，而相切处又未被其它 包围圈包围，则可能发生冒险现象。
00 01 00 1
10 0
11 10 10
11
如图，图上两卡诺圈相切，当输入变量ABC由011变为111 时，Y从一个包围圈进入另一个包围圈，若把圈外函数值 视为0，则函数值可能按 1- 0 -1 变化，从而出现毛刺。
路漫漫其悠远
•11
第四章小结
–熟练掌握组合逻辑电路的分析方法
（逐级推导法
给）定逻
逻辑表
化简或
列真
逻辑功
辑图
达式
变换
值表 能描述
–熟练掌握组合逻辑电路的设计方法
1、用SSI门电路设计
给定逻 辑功能
逻辑抽象， 得出真值表
列写逻辑 表达式
选择器件类 型和数目
画出逻辑图 2、用MSI组合逻辑器件设计
路漫漫其悠远
然而由于仿真时只能采用标准化的典型参数，有时还要做 一些近似，所以得到的仿真结果与实际电路的工作情况 会有出入。
2.4 组合逻辑中的竞争冒险
F=A+B=A+A=1
返回
如果两个互补信号同时 出现在“与门” 出现在“与门”的输入 端，其输出会出现什么 样的干扰脉冲？如果是 样的干扰脉冲？ “与非门”、“或非门” 与非门” 或非门” 呢？
问 题 ？
2.4.2 消除竞争冒险的方法
加选通脉冲
A B C F2 F1C = AB + BC +AC = AB BC AC
2.4 组合逻辑中的竞争冒险
2.4.1 竞争冒险的概念及其产生的原因
在组合电路中， 竞争冒险 在组合电路中， 当逻辑门有两个互补信号同时向相 反状态变化时， 反状态变化时，输出端可能产生过 渡干扰脉冲的现象。 渡干扰脉冲的现象。
例如： 例如：
A B F
产生竞争冒险的原因
1. 信号 、B不可能突变，状 信号A、 不可能突变 不可能突变， 态变化都要经历一段极短的过 渡时间； 渡时间； 2. 每个门电路的传输延迟时 间不同，致使信号A、 状态变 间不同，致使信号 、B状态变 化的时间有先有后。 化的时间有先有后。
冗 余 项
P
F=A B BC = AB + BC 当 A=C=1 时，则有 F=B+B
F2 F1
A B C
F1 F F2
P
返回
5组合逻辑电路中的竞争冒险
L
C C B L
(a)
(b)
冒险
L A C A B A C
3） 加选通控制 保证输出在输入信号稳定时有效
组合逻辑电路分析与设计小结
分析 逻辑电路图 编 译加 码 码法 器 器器 卡诺图 波形图 表达式 真值表
设计 逻辑功能 编 译全 码 码加
L (b)
(a)
L A A 1
稳态逻辑关系
竞争产生负尖脉冲：偏1冒险 产生竞争冒险的原因：门电路的传输延迟使同一变量经过 不同路径到达输出端的时间不同。 竞争冒险的危害性：使对脉冲敏感的系统出现误动作。
2 冒险现象的判别方法（分析法） 1） 代数法 分析输入变量的取值情况，看是否存在某些输入变量的特定 取值使表达式出现L=AA 或者L=A+A 例
判断
L AC AB AC
是否存在冒险现象
分析：A和C在表达式中分别出现原变量和反变量，因此有可能存在竞争。
当 B=1，C=0 时， L A A
所以A可以产生冒险
对于C，无论A、B取何种值，都不会出现C C或者C+C的情况,故C不会出现冒险
2） 卡诺图法
由卡诺图上包围圈的相对位置，判别是否存在冒险现象。
A
&
A 1 G1 G2
L
A
L (b)
(a)
L A A 0
稳态逻辑关系
由于反相器传输延迟的影响，A 波形的下降沿滞后于A波形的上升沿， 从而导致输出波形出现一个高电平窄脉冲，此时L = 1，这与逻辑分析结果 矛盾。即电路存在冒险 。
竞争产生正尖脉冲：偏0冒险
瞬态
A ≥1 A 1 G1 G2 L A
3.5 组合逻辑电路中的竞争冒险
44组合逻辑电路中的竞争冒险现象
A
G1
B
G2
Y
C
G3 G4
(a)
Y AB AC
当B=C=1时
Y A A
（a）电路中存在 竞争-冒险现象。
A
G1
B
G2
Y
C
G3 G4
(b)
Y (A B)(B C)
当A=C=1时
Y B B
（b）电路中存在 竞争-冒险现象。
Hale Waihona Puke 上页 下页 返回这种方法虽然简单，但局限性太大，因为多数情况 下输入变量都有两个以上同时改变状态的可能性。
上页 下页 返回
竞争： 把门电路两个输入信号同时向相反的逻辑电平跳变， 即一个从1变为0，另一个从0变为1的现象叫做竞争。 有竞争现象时不一定都会产生尖峰脉冲。 只能说只要存在竞争现象，输出就有可能出现违背 稳态下逻辑关系的尖峰脉冲。
竞争-冒险： 由于竞争而在电路输出端可能产生尖峰脉冲的现象。
上页 下页 返回
二、检查竞争-冒险现象的方法
在输入变量每次只有一个改变状态的简单情况下， 可以通过逻辑函数式， 判断组合逻辑电路中是否有竞争-冒险现象。
只要输出端的逻辑函数在一定条件下能简化成：
Y A A 或 Y A A
即可判定存在竞争-冒险。
上页 下页 返回
[4.4.1] 试判断图示两个电路中是否存在竞争-冒险现象。 已知任何瞬间输入变量只可能有一个状态改变。
只有实验检查的结果才是最终的结论。
上页 下页 返回
三、消除竞争-冒险现象的方法
1. 接入滤波电容 在输出端并接一个很小的滤波电容， 电容的数值通常在几十至几百皮法的范围内。 2. 引入选通脉冲 3. 修改逻辑设计 在输出逻辑函数式中增加冗余项。
实验四组合电路中的竞争与冒险
一实验目的1、观察组合电路中的竞争不冒险现象。
2、了解消除竞争不冒险现象的方法。
二实验仪器和器件1、数字电路实验箱、数字万用表、示波器；2、器件：3 个 74LS00、1 个 74LS20、1 个 330PF 电容。
三实验预习1、复习与组合逻辑电路中的竞争与冒险现象的有关内容。
竞争(Competition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
把不会产生错误输出的竞争的现象称为非临界竞争。
把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
2、画出用74LS00实现实验内容中F函数的逻辑图。
因为要用74LS00（2输入与非门）实现函数F的功能，所以我需要对函数F的表达式进行改变。
如下：F=AB + B’CD’+A’CD=AB + C(B’D’+A’D)=AB + C((B’D’)’(A’D)’)’=((AB)’(C((B’D’)’(A’D)’)’))’用计算机模拟电路软件画出电路图如下：3、写出F的真值表。
4第四章组合逻辑电路中的竞争冒险
4第四章组合逻辑电路中的竞争冒险数字逻辑课件4.3组合逻辑电路中的竞争组合逻辑电路中的竞争冒险与险象数字逻辑课件竞争冒险的概念及其原因竞争：输入信号经过不同的路径到达输出端的时竞争：间有先有后，这种现象称为竞争。
间有先有后，这种现象称为竞争。
产生的原因：信号经过门的级数、具体逻辑门产生的原因：信号经过门的级数、的时延大小、导线的长短。
的时延大小、导线的长短。
竞争会给电路带来什么样的影响？竞争会给电路带来什么样的影响？数字逻辑课件一个简单门电路的冒险分析AFBF=A+A数字逻辑课件一、冒险与竞争竞争：在组合电路中，竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后冒险：由于竞争而引起电路输出发生瞬间错误现象。
冒险：由于竞争而引起电路输出发生瞬间错误现象。
表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
数字逻辑课件冒险的概念及其产生的原因如果电路中存在竞争现象，如果电路中存在竞争现象，则当输入信号变化时就有可能引起输出信号出现非预期的错误输出，时就有可能引起输出信号出现非预期的错误输出，险象或冒险。
这种现象称为险象或冒险。
在组合电路中，在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象，竞争冒险。
扰脉冲的现象，称为竞争冒险。
数字逻辑课件险象的判断判断组合逻辑电路中是否有可能产生险象的方法有两种，代数法和卡诺图法。
的方法有两种，即代数法和卡诺图法。
数字逻辑课件代数法判断险象首先检查函数表达式中是否存在具备竞争条件的变量，条件的变量，即是否有某个变量同时以原变量和反变量的形式在函数表达式中出现。
变量和反变量的形式在函数表达式中出现。
若有，则消去函数表达式的其他变量，再若有，则消去函数表达式的其他变量，看函数表达式是否能化成或的形式，若能，看函数表达式是否能化成或的形式，若能，则对应的逻辑电路存在产生险象的可能性。
组合逻辑电路中的竞争冒险
当A=B=1时
CC
G1G1
G3 G4
G3
LG=4 AC + BLC
L = C +C
B=1
G5
BC
B
LB A
C00
01
11
10
0 0001
1 0111
L = AC + B C L = AC + B C + AB
当A=B=1时，根据逻辑表达式有 L = C +C +1
AB
3. 输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可 以在输出端并联一电容器，致使输出波形上升沿和下降沿 变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
4~20pF
2 消去竞争冒险的方法
1. 发现并消除互补变量
A
A B
B
L = ( A + B )( A + C )
L B = C = 0时
L
F = AA
C
C
可能出现竞争冒险。
为消掉AA，变换逻辑函数式为
F = AC + A B + BC
2. 增加乘积项,避免互补项相加
G2 A
L = AC + BC
G2
A=1
AC
组合逻辑电路中的竞争冒险
1 产生的竞争冒险的原因
不考虑门的延时时间，且B=A
A
L
A
L
B
B
考虑门的延时时间，且用非门实现B=A时
A
A
B
B
L L
A=1
G1 C
G2 AC G4
G3
C
C L
AC
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
龙源期刊网
关于组合逻辑电路中竞争一冒险的研究
作者：贾世胜
来源：《现代电子技术》2009年第17期
摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争一冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争一冒险。
从理论上分析了组合逻辑电路竞争一冒险的产生，及其判断和消除的方法，同时运用EDA软件Protel 99 SE对组合逻辑电路中竞争一冒险的现象以及对提出的几种消除竞争一冒险的方法进行了仿真，结果与理论分析是一致的，达到了预期的效果。
关键词：组合逻辑电路；竞争一冒险；干扰消除；Protel 99 SE。