数字逻辑电路答案作业3.docx
数字逻辑电路第三章部分答案
Hale Waihona Puke 根据与非与非式即可画出逻辑图其实将余3码直接当作一个二进制数十进制bcd代码再加3减去3就还原成为一位十进制数的bcd码设输出变量为ryg且低电平时点亮led即低电平输出有效
第三章习题讲解
A>B
A<B
同或电路
2线—4线译码电路
结果：
根据与非与非式即可 画出逻辑图
其实，将余3码直接当 作一个二进制 数（十进 制BCD代码再加3）， 减去3就（还原）成为 一位十进制数的BCD码
8-1 MUX74151 功能表
功 能 表
S2 X 0 0 0 0 1 1 1 1 输入 S1 X 0 0 1 1 0 0 1 1 S0 X 0 1 0 1 0 1 0 1 使能 E 1 0 0 0 0 0 0 0 0 输出 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 Y Y
设输出变量为R、Y、G，且低电平时点亮LED（即低电平输出有效）。 故可以列出真值表如下：
经变换 ，可以列出真值表如下：
列出最小项表达式 如下：
经变换 ，可以列出真值表如下：
列出最小项表达式 如下：
经变换 ，可以列出真值表如下：
卡诺图：
经变换 ，可以列出真值表如下：
根据简化后的与非与非式，选择合适的门电路 （与非门、OC输出门等）实现电路功能
11
D00 D D11 D D22 D D33 D D44 D D55 D D66 D D77 D
根据：
可得：
D0、D3、D4、D6为1； D1、D2、D5、D7为0。
则F的状态依次为： D0、D1、D2、D3、D4、D5、D6、D7、D0、D1………… 1 0 0 1 1 0 1 0 1 0 ： D0、D3、D4、D6为1； D1、D2、D5、D7为0。
《数字逻辑电路》试题及参考答案
《数字逻辑电路》在线作业参考资料一、单选题1. 一位8421BCD计数器，至少需要（B）个触发器A 3B 4C 5D 102. 在（A）的情况下，函数运算的结果是逻辑“1”A全部输入是“0” B任一输入是“0” C任一输入是“1” D全部输入是“1”3. 表示两个相邻脉冲重复出现的时间间隔的参数叫（A ）A.脉冲周期B.脉冲宽度C.脉冲前沿D.脉冲后沿4. 只能读出不能写入，但信息可永久保存的存储器是（A）A.ROMB.RAMC.RPROMD.PROM5. 在（D）的情况下，函数Y=AB运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”6. 下列哪些信号一定不属于数字信号（A）A.正弦波信号B.时钟脉冲信号C.音频信号D.视频图像信号7. 在（B）的情况下，函数Y=/（AB）运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”8. 符合六变量m5的相邻最小项，有下列（C ）说法成立A. 共有5 个相邻最小项B. m0、m4、m7、m13是它的相邻项C. 共有6 个相邻最小项D. m4、m21、m13、m38是它的相邻项9. 下列器件中，属于时序部件的是（A）A.计数器B.译码器C.加法器D.多路选择器10. 在n变量的逻辑函数F中，有（C ）A. 若mi为1，则Mi也为1B. 若F所有mi为0，则F为1C. 若F所有Mi为1，则F为1D. F的任一最小项标记为mni( i = 1~2n )11. 半加器的逻辑功能是（A）A. 两个同位的二进制数相加B. 两个二进制数相加C. 两个同位的二进制数及来自低位的进位三者相加D. 两个二进制数的和的一半12. 1路—4路数据分配器有（A）A.一个数据输入端，两个选择控制端，四个数据输出端B.四个数据输入端，两个选择控制端，一个数据输出端C.一个数据输入端，一个选择控制端，四个数据输出端D.四个数据输入端，一个选择控制端，一个数据输出端13. 全部的最小项之和恒为（B）A.0B.1C.0或1D.非0非114. 对于四变量逻辑函数，最小项有（D）个A.0B.1C.4D.1615. 逻辑表达式A+BC=( C )A. ABB. A+CC. (A+B)(A+C)D. B+C16.在（A）的情况下，函数运算的结果不是逻辑“1”A全部输入是“0” B 任一输入是“0”C任一输入是“1” D全部输入是“1”17. 十进制数25用8421BCD码表示为(B )。
数字电路习题答案-第三章
ABCD F
1000 1 1001 1 1010 Ø 1011 Ø 1100 Ø 1101 Ø 1110 Ø 1111 Ø
CD
AB
00
01
11
10
00
01
1
1
1
11
φ
φ
φ
φ
10
1
1
φ
φ
F = A + BD + BC=A · BD · BC (3)画逻辑电路，如下图所示：
D
&
B
&
C
所以，此时电路中存在功能冒险。
2.当 ABCD 从 1000 向 1101 变化时： 先判断是否有功能冒险，函数 F 的卡诺图如下图所
ABCD00 01 11 10 00 1
01 1
1
11 1 1 1 1
10 1 1 1
示： (1) F(1,0,0,0)=F(1,1,0,1)； (2) 有 2 个变量同时变化； (3) AC对应的卡诺圈中全部为“1”； 所以，此时电路中不存在功能冒险。 再判断是否有逻辑冒险：
10 1 1 Ø = ABC·CD·AB·AD
画逻辑电路，如下图所示：
C&
D
A&
B
A&
D
A B
&
C
&
F
3.9 人的血型有 A、B、AB、O 四种。输血时输血者的血型与受血者的血型必须符合图 P3.4 中箭头指示的授受关系。试设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规 定。 解：设00代表血型A、01代表血型B、10代表血型AB、11代表血型O。输血者的血型用逻辑 变量WX表示，受血者的血型用YZ表示，则由图中所指示的授受关系，列真值表：
《数字电路与数字逻辑》练习题答案
《数字电路与数字逻辑》练习题一答案一、 填空 1、75 3.375 2、11110103、（17A ）H >（376.125）D >（67）O >（11000）B4． 40，3．31255． 0．1101B ，0．61O ，0．DH11111110．01B ，376．4O ，FE ．4H6． +1111101，01111101，01111101，01111101 —101010，1101010，1010101，10101107．))()((C A D C B A +++ ))()((C A D C B A +++ 8．0 19．101011.1 2B.8 10．n2 1 11、81，3.62512、11111110.01， 11111110.01， 11111110.01， 11111110.01 13、（27A ）H >（76.125）D >（67）O >（10110）B14、Q n , 1 15、9, 8 16、4 17、(3FFF)H18、B A A+B AB+C 19、32进制20． 56，2．812521． 100101B ，45O ，25H101．0101B ，5．24O ，5．5H22． +1111100，01111100，01111100，01111100—11101，111101，100010，10001123．A B ，A，AB + AC ，A+B C24.（4E.4）16=(1001110.01)2=(116.2)8=(1111000.00100101)842125、(10011001)余3码(1010101)格雷码26.10101 11010 1101127、输入原来状态28、(A+C)(B+C)29、10，830、T触发器31、随机存取存储器RAM 只读存储器ROM32、833、CABC+AB+ABC34、C++A+BB35，6．562536．110011，63，33；101．0101，5．24，5．537．+1101000，01101000，01101000，01101000；－100111，1100111，1011000，101100138．A B，A，A + B ，A +BC二、单项选择题：三1．2.（1）)BA或C+D+++CADBD(BCABD（2）B=异或操作AF⊕3.分析以下电路，说明电路功能。
数字逻辑第3章习题参考解答
3.68
分析图 3-37 所示反相器的下降时间，设 RL=900Ω ，VL=2V。
解：该电路图可以等效为下列带开关的一阶电路图。当输出从高态转 为低态时，可以等效为开关 K 从位置 1 转到位置 2。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下： 初态：VH=4.45V 终态：VL=0.2V
VOUT VL VH VL (1 e t / )
由上式可以得出从 1.5V 到 3.5V 的上升时间为：
t ln VH 1.5 19ns VH 3.5
可以驱动。
I=（3.84-2.03）/0.487 = 3.72 < 4mA
可以驱动。
3.40 一个发光二极管导通时的电压降约为 2.0V，正常发光时需要约 5mA 的电流。当发光二极管如图 3－54（a）那样连接时，确定上拉电 阻的适当值。 解：根据 3.7.5 所给的条件，低态输出电平 VOLmax=0.37V。 对应等效 电路如下：
13 画出 NOR3 对应的电路图。 解：3 输入端或非门结构应为：上部 3 个 P 管串联，下部 3 个 N 管并 联，结构如图所示。
3.15 画出 OR2 所对应的电路图。 解：在 NOR2 电路的输出端后面级联一个 INV。
3.59 解：
画出图 X3.59 逻辑图所对应的电路图。
3.21 若输出低电平阈值和高电平阈值分别设置为 1.5V 和 3.5V，对 图 X3.21 所示的反相器特性，确定高态与低态的 DC 噪声容限。 解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。
数字电路第三章习题答案
解: 根据题意，该控制电路有三个输入A，B，C; 三个输出G， Y，R。G代表绿灯，Y代表黄灯，R代表红灯。状态赋值如下：1 表示水在电极之上，0表示水在电极之下; 0表示灯亮，1表示灯灭。 按照题意列出的真值表如下。由真值表画出的卡诺图：
数字电路第三章习题答案
3-11
GABAB YABCABC RC
F10 C DAB
F30 CD AB
F20 C DAB
F40 CDAB
解：5号译码器因 E5 0 ，始终处于译码器状态。而1号，2号，3号，4号译码器要受
5号译码器输出控制。（1）当 CD=00时， 只1号译码器译码，其他译码器不译码。当
CD=01时， 只2号译码器译码。（3）当 CD=10时， 只3号译码器译码。当 CD=11时，
Y 1AB A C (B C ) m (1,2,3,7) Y2ABAB m (2,3,4,5)
Y3(AB)(AC) m (0,1,5,7)
Y4ABC ABC m(0,7)
解：先进行化简变换为最小相之和形式：
Y 1 A A B B A C C A A B B C A B C A B C C A BC
数字电路第三章习题答案
3-13 F ( A 3 B 3 ) • ( A 2 B 2 ) A 1 (B 1 ) A 0 ( B 0 )
A和B相等的条件是：最高位相等并且低三位也相等。 所以有：
(A3B3)1 (A 2 B 2 )A 1 ( B 1 )A 0 ( B 0 ) 1 可以把 (A3B3)作为74138待分配的数据，加载到G1控 制端；A2A1A0，B2B1B0分别作为138和151的通道选
数字电路第三章习题答案
3-5 列出题示逻辑图的真值表。图中T331为输出低电平有效的8421码译码器。
数字逻辑电路习题 答案
数字逻辑电路习题答案数字逻辑电路是计算机科学中的一门重要课程，它研究的是数字电路的设计和分析。
在学习数字逻辑电路的过程中，习题是不可或缺的一部分，通过解答习题可以加深对知识的理解和掌握。
下面是一些数字逻辑电路习题的答案，希望对大家的学习有所帮助。
1. 简化以下布尔表达式：F = (A + B)(A + C)(B + C)答案：F = A + B + C解析：根据布尔代数的定律，可以使用分配律将上述布尔表达式简化。
首先，使用分配律展开(A + B)(A + C)，得到AA + AC + BA + BC。
然后，再次使用分配律展开AA + AC，得到A(A + C)。
最后，合并同类项，得到F = A + B + C。
2. 设计一个4位全加器电路，并给出其真值表。
答案：4位全加器电路如下所示：输入：A3, A2, A1, A0, B3, B2, B1, B0, Cin输出：S3, S2, S1, S0, Cout其中，A3和B3是最高位输入，S3是最高位输出，Cin是进位输入，Cout是进位输出。
真值表如下所示：A3 A2 A1 A0 B3 B2 B1 B0 Cin | S3 S2 S1 S0 Cout---------------------------------------------0 0 0 0 0 0 0 0 0 | 0 0 0 0 00 0 0 0 0 0 0 0 1 | 0 0 0 1 0...1 1 1 1 1 1 1 1 1 | 1 1 1 0 13. 给定一个4位二进制数，设计一个电路，将其加1。
答案：将4位二进制数与1111进行异或运算即可。
解析：异或运算的性质之一是，一个数与另一个数进行异或运算两次，结果不变。
因此，将4位二进制数与1111进行异或运算两次，即可得到将其加1的结果。
4. 设计一个3位比较器电路，比较两个3位二进制数的大小，并给出其真值表。
答案：3位比较器电路如下所示：输入：A2, A1, A0, B2, B1, B0输出：A>B, A<B, A=B其中，A>B表示A大于B，A<B表示A小于B，A=B表示A等于B。
数字电子技术第三章(组合逻辑电路)作业及答案
第三章（组合逻辑电路）作业及答案1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。
图3-1：组合逻辑电路逻辑图解：（1）C A A AC B AY +=++=1（2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。
若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。
图3-2：组合逻辑电路逻辑图3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关ABS 1S=1=1&=1系，画出相应的逻辑电路图。
（1）1Y AB BC=+（2）2Y A C B=+（）（3）3Y ABC B EF G=++（）&&1≥Y1.1ABC.&1≥Y2.1ABC&1≥1≥&&1ABC.EFG.Y3...4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S为1，否则G S=0；还要求没有按键按下时，E O信号为1，否则为0。
5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。
6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。
7、图3-3是由3线/8线译码器74LS138和与非门构成的组合逻辑电路，试写出P和P2的逻辑表达式，并列出真值表，说明其逻辑功能。
1BIN/OCT01201234567B AC 10074LS138P 1P 2图3-3 组合逻辑电路图8、试用3线-8线译码器74LS138和与非门实现以下多输出函数：1F AB C AB BC AC =++（，，） ∑=），，，（），，（75422m C B A F9、图3-4是由八选一数据选择器74LS151构成的组合逻辑电路，试写出当G 1G 0为各种不同取值时输出Y 与输入A 、B 的逻辑函数表达式。
数字电路与数字逻辑3组合逻辑电路习题解答
3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。
数字电路逻辑设计课后习题答案第三章
3-1 分析题图3-1所示电路，写出电路输出Y 1和Y 2的逻辑函数表达式，列出真值表，说明它的逻辑功能。
解：由题图3-1从输入信号出发，写出输出Y 1和Y 2的逻辑函数表达式为1Y A B C =⊕⊕ ； 2()()Y A B C AB A B C A =⊕⋅⋅=⊕⋅+B将上式中的A 、 B 、C 取值000～111，分别求出Y 1和Y 2，可得出真值表如题解 表3-1所示。
题解 表3-1ABCA B ⊕()A B C ⊕⋅AB1Y2Y0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 0 1 0 1 111111综上，由题解 表3-1可以看出，该电路实现了一位全加器的功能。
其中，A 和B 分别是被加数及加数，C 为相邻低位来的进位数；Y1为本位和数，Y 2为相邻高位的进位数。
3-2 分析题图3-2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。
解：由题图3-2从输入信号出发，写出输出F 的逻辑函数表达式为()()F A B C D =:::将上式中的A 、 B 、C 、D 取值0000～1111，求出F ，可得真值表和卡诺图分别如题解 表3-2和题解 图3-1所示。
题解 表3-2A B C DA B : C D :F0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 11 0 1 0 0 0 1 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 1 1综上，由题解 表3-2可以看出，当输入A 、 B 、C 、D 中含有偶数个“1”时，输出；否则，当输入A 、 B 、C 、D 中含有奇数个“1”时，输出。
2019年秋数字逻辑电路作业答案
1. (单选题) (本题1.5分)A、B、C、D、2. (单选题)(本题1.5分)A、B、C、D、3. (单选题)(本题1.5分)A、B、C、D、4. (单选题)(本题1.5分)A、B、C、D、5. (单选题) (本题1.5分)A、B、C、D、6. (单选题) (本题1.5分)A、B、C、D、7. (单选题) （）(本题1.5分)A、B、C、D、8. (单选题) （）(本题1.5分)A、B、C、D、学生答案：B标准答案：D解析：得分：09. (单选题) (本题1.5分) 10466034403758A、1个B、2个C、3个D、4个学生答案：未答题标准答案：B解析：得分：010. (单选题)(本题1.5分)A、B、C、D、11. (单选题)(本题1.5分)A、B、C、D、12. (单选题) （）(本题1.5分)A、B、C、D、13. (单选题) （）(本题1.5分)A、B、C、D、学生答案：未答题标准答案：D解析：得分：014. (单选题) （）(本题1.5分)10466084403763A、B、C、D、学生答案：未答题标准答案：D解析：得分：015. (单选题) （）(本题1.5分)A、B、C、D、16. (单选题) （）(本题1.5分)A、B、C、D、17. (单选题) （）(本题1.5分)18. (单选题) （）个(本题1.5分)19. (单选题)（）(本题1.5分)A、B、C、D、20. (单选题) （）(本题1.5分)A、B、C、D、A、（10001011）2B、（47）8C、（ED）16D、（400）10学生答案：未答题标准答案：AB解析：得分：025. (多选题) 数字电路按有无记忆功能，分为（）。
(本题2.0分)10466194403774A、门电路B、组合逻辑电路C、时序逻辑电路D、触发器学生答案：未答题标准答案：BC解析：得分：026. (多选题) 在计算机内部采用二进制表示信息，其主要原因是二进制具有（）的优越性。
数字逻辑电路习题解答3
第3章习题解答 章习题解答
1 分析图 所示电路，写出电路输出Y1和Y2的逻辑函数表达式， 分析图3-1所示电路，写出电路输出 的逻辑函数表达式， 所示电路 列出真值表，说明它的逻辑功能。 列出真值表，说明它的逻辑功能。
1
CT74151 D7 D6 D5 D4 D3 D2 D1 D0
15 用一片集成 线—8线译码器 用一片集成3线 线译码器 线译码器CT74138和必要的门电路 和必要的门电路 实现下列多输出组合逻辑函数。 实现下列多输出组合逻辑函数。
F1=ABC+A(B+C) F2=AB+AB F3=(A+B)(A+C) F4=ABC+ABC F1=ABC+A(B+C)=ABC+AB+AC=m1+m2+m3+m7 =m1 · m2 · m3 · m7 =Y1 · Y2 · Y3 · Y7 F2=AB+AB=m2+m3+m4+m5=m2 · m3 · m4 · m5 =Y2 · Y3 · Y4 · Y5 F3=(A+B)(A+C)=BC+AB+AC=m2+m3+m4+m6 =m2 · m3 · m4 · m6 =Y2 · Y3 · Y4 · Y6 F4=ABC+ABC=m0+m7=m0 · m7 = Y0 · Y7
F=F1=F2=CIAB+CIAB+CIAB+CIAB=m1+m2+m4+m7 =m1 · m2 · m4 · m7 =Y1 · Y2 · Y4 · Y7 CO1=CIAB+CIAB+CIAB+CIAB=m3+m5+m6+m7 =m3 · m5 · m6 · m7 =Y3 · Y5 · Y6 · Y7 CO2=CIAB+CIAB+CIAB+CIAB=m1+m4+m5+m7 =m1 · m4 · m5 · m7 =Y1 · Y4 · Y5 · Y7 CO=KCO1+KCO2
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑课程三套作业及答案教程文件
数字逻辑课程作业_A一、单选题。
1.(4分)如图x1-229（D）。
A. (A)B. (B)C. (C)D. (D)知识点：第五章解析第五章译码器2.(4分)如图x1-82（C）。
A. (A)B. (B)C. (C)D. (D)知识点：第二章解析第二章其他复合逻辑运算及描述3.(4分)N个触发器可以构成最大计数长度（进制数）为（D）的计数器。
A. NB. 2NC. N2次方D. 2N次方知识点：第九章解析第九章计数器4.(4分)n个触发器构成的扭环型计数器中，无效状态有（D）个。
A. A．nB. B.2nC. C．2n－1D. D．2n-2n知识点：第九章解析第九章集成计数器5.(4分)如图x1-293（A）。
A. (A)B. (B)C. (C)D. (D)知识点：第十一章解析第十一章数字系统概述6.(4分)如图x1-317（D）。
A. (A)B. (B)C. (C)D. (D)知识点：第二章解析第二章其他复合逻辑运算及描述7.(4分)EPROM是指（C）。
A. A、随机读写存储器B. B、只读存储器C. C、光可擦除电可编程只读存储器D. D、电可擦可编程只读存储器知识点：第十章解析第十章只读存储器8.(4分)如图x1-407（B）。
A. (A)B. (B)C. (C)D. (D)知识点：第十一章解析第十一章数字系统概述9.(4分)为实现将JK触发器转换为D触发器，应使（A）。
A. J=D,K=D非B. B. K=D,J=D非C. C.J=K=DD. D.J=K=D非知识点：第六章解析第六章各种触发器的比较10.(4分)一位8421BCD码计数器至少需要（B）个触发器。
A. 3B. B.4C. C.5D. D.10知识点：第九章解析第九章计数器11.(4分)为把50Hz的正弦波变成周期性矩形波，应当选用（A）。
A. A、施密特触发器B. B、单稳态电路C. C、多谐振荡器D. D、译码器知识点：第六章解析第六章集成触发器12.(4分)下列描述不正确的是（A）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章作业答案
3-11图P3-11是用或非门构成的
基本RS触发器。
已知％和R D的波
形，试画出输出端Q和Q的波形。
解：如右图。
3-12图P3-12是用与非门构成的
基本RS触发器。
已知。
和R D的波
形，试画出输出端Q和0的波形。
解：如右图。
3-18图P3-18是主从JK触发器
CT7472O假如丿尸1, K X=K2=K3=19并己知
输入信号的波形如图P3-18所示，试画
出输出端Q的波形。
解：如下图。
S Q" I I I I I I I I
0-
R A
4
s
x.Ul 1—Q
Cl
1K-17
R
Gi
CP
R D
l-M—
| 11
I 'I
3-19图P3・19给出了集 D 成D
触发器CC4013的逻辑符CF 号和输入信号的电压波形，试 D 画出输出端Q 和的电压波形。
患
解：如右图。
t D
3-21图P3-21是D触发器
74LS74的符号。
己知输入信号波形如图所示，试画出输出端Q 和的电压波形。
D CP R D
解：如右
图。
3-22 图P3-22 是JK触发器74LS76A的符号。
已知其输入信号波形如图所示，试画出输出端Q的电压波形。
解：如右图。
CP—^
K——-
—bh
R D
s
1J >
C1
IK
R
-
2
3-24设图P3-24屮各触发器的初始状态皆为0,试画出在CP 信号连续作用下各触发器输 出端的电压波形。
题3-24图 解：波形画于下图。
题解3-24
图
a
t 11 I I I I I f
M CLCLDJICM
C 丨I 丨I I I I
ue 2
063c
1 CP
1—pD 卜 09 CP
Y |>C1 卜
CP
3-25 ［tl CMOS R 相器及电阻构成的施密特触发器电路如下图所示。
C 知Ri=l()kQ, /?2=30 k Q o Gi 、G2门为CMOS 反相器，V DD =15V O 试计算其回差电压。
解：取 V 小二V DD /2二7.5V
V T+=(l + ^)V th =(l + l).^ = 10V
△v = V T+V T _ = 5V
3-26米用TTL 集成与非门和二极管构成的施密特触发器电
路如下图所示。
设二极管 的正向导通电压为0.7V, G )门的阈值电压为1.4Vo
(1) 分析电路的工作原理，试求回差电压为多少？ (2) 若输入波形力如图P3-26 (b)所示，试画出巾的波形; (3) 画出vo- 的关系曲线(电压传输特性曲线)。
蛊 G2
iv T
解：Vi=4V, G )输入端电位大于 衍 _Flo_
-
I _____ £V_ _ V JH ，所以 G ］输出 1 ,
I v
\
/
v o = 3.6V,
v o =0.3V 。
当刃下降至 0.7V, V I3=1.4V= V TH ， G 3转为关门输出1 ,即v 0=3.6V ,
= 0.3V ,所以 Vr-=0.7Vo 刃下降至 1.4V,
G ］转为关门输出1,不改变输出状态。
vi=0V, Gi 输出1 , G 3输出0,即 石= 3.6V, v o =0.3Vo
当力上升至0.7V, V|3=1.4V= V TH ,不改变 输出状态,力上升至1.4V, VH =1.4V>V T H ，G I 转为开门输出0,即使V 。
=3.6V, v o =0.3Vo 所以 V T I .= 1.4V O
电路回差电压为：
AVp= V T+-Vr=1.4V-0.7V=0.7V,其波形 和传输特性如右图所示。
5=(1
害％=(1-
K 2
5 厶
题3-25图
题解3-26图
3-29 rfl CMOS门电路组成的电路如下图所示，设门电路输入端无保护二极管，输入信号v n为一正极性窄脉冲。
已知电源电压为V DD。
要求：
(1)定性画出叱|，力2及巾的波形图；
(2)输出比)脉冲宽度©的表达式。
解：由图可知，电路为单稳态触发器，波形如右图所示, 对
于CMOS 门有V TH=V DD/2,
Rcin v l2(cc)-V12(Q-)
V I2(°°)—^TH
3-30如下图(a)是74121集成单稳态触发器的逻辑符号，其功能表见木章342节表3-11,图中A、人2、3为触发脉冲输入端。
(1)若己知A、人2、B信号如下图(b)所示，画出芯片正常工作时，0端的波形。
(2)若已知输出脉宽心为0.7ms的脉冲，采用内接电阻RiM2kQ)时,外接电容C吹应取多大？若采用外接电阻的方法，取C exl=0.04|jF,则心“应取多大？画出这两种接法74121 芯片的接线图。
解：(1)只有Ai、A2同时由高到低的下降沿，或Ai. A2同为L, B由低
tw = RCln2
到高的上升沿两种情况, 电路才被触发进入暂稳态。
题3-29图
题解3-29图(a)
⑵ 用 CT74121 的内部定时电阻 Ri nt =2kQ, t w =0.7ms, C ext =0.5|iFo CT74I21 用外接定时电阻，C ext =0.04|iF, t w =0.7ms, R ex t=25kQ, o 连线图下图所示。
当uo=L 时，C 通过Ri 放电，从vc=W+至比="・，使v 0=H,所以
(1) 占空比为50%时R]与R 2的比值:
0.6R 2C=0.8R I C, R]/R2=0.75
(2) 振荡周期
£ = 0.6R 2C = 0.6 x 8.2 x 1 x 0.05x 1 CT 6
= 0.246ms T 2 =0.SR l C = 0.Sx3xl(^ X O^X ^OT 6 =0.12ms T = Tj +T 2 =0.246+0」2 = 0.366ms
则振荡频率为：f = l/T = 1/0.366x1 CT? u 2.73kHz 。
占空比为：q = T]/(T] +T 2) = 0.246/0.366« 0.672
5V
Rg Cz 1JT
&JT
>
题解3・30图(b)
3-33如右图所示电路中，CMOS 集成施密特触发器的电 源电压 V DD =15V, V T +=9V, V T =4V O 要求：
(1) 要得到占空比为50%的输出脉冲，&与R2的比值应取 多
少？
(2) 若取 &=3kQ, /?2=8.2kQ , C=0.05pF,忽略二极管的正 向导
通压降，输出信号的频率及占空比各是多少？
题3-33图
解：当w )=H 时，以)通过R?对C 充电，从叱=Vy •至V C =V T +^使以)=L,所以
T] = R ?Cln
v c (oo)-v c (0)
v c (oo)-V T+
«R 9Cln^^«0.6R 2C -15-9
^RjCln-^O.SRjCo 1 4 1
(a)用内部定时电阻
B
0.5 P-F
Hh
v
V o
3-39对如图P3-39 (a) ~ (d)所示％)与H对应关系的波形图，各应选取何种电路才能实现？
Vl l J~L _TL JI
(c)
解:(a)用施密特触发器，其特性应是V T+和V T一很接近。
(b)可用555组成的单稳态电路实现，也可以用施密特触发器整形，再触发单稳态］电路实现。
(c)用一个单稳态触发器完成的延迟，触发极性应为上升沿，再用第二个单稳态触发器形成心2宽度的脉冲。
触发极性应为下降沿。
(d)用一个单稳态触发器完成，稳态时输出应为高电平，触发极性应为上升沿。