[整理]PCISYSTEMARCHITECTURE.

1 PCI简介

1.2 PCI总线的特点

PCI 周边器件互连（Peripheral Component Interconnect）.PCI总线能够配合要求彼此间快速访问或要快速访问系统存储器的适配器工作，也能让处理以接近自身总线全速的速度访问适配器。

通过PCI总线的全部读写传送都可以用突发传送。突发传送的长度由总线主设备决定，在交易开始时，目标得到起始地址和交易类型，但没有传送长度。当主设备准备传送每一个数据项时，主设备通知目标是否为最后一个数据项。当最后一个数据项传送后交易即告结束。

2.7 数据段

每个数据段至少持续一个PCI时钟周期，主设备和目标必须表明它们准备（TRDY# 和IRDY#）完成数据段，或者在下一个PCI CLK周期插入等待态扩展数据段.

2.9 交易完成与总线返回空闲状态

如果另一个总线主设备已经先被PCI总线仲裁器授权拥有总线，并正在等待当前主设备放弃总线，它通过在PCI时钟的同一个上升沿检测到无效的FRAME#和IRDY#,从而检测到总线已经返回到空闲状态。

2.11 “绿色”机器

下一章介绍PCI总线环境下使用的反射波转换，允许低功耗的CMOS驱动器成功驱动总线。

3 反射波转换简介

与许多总线不同，PCI总线在总线物理端点处没有终端电阻（吸收电压变化，防止因电压变化引起的波前端再反射回总线）。相反，PCI还利用反射。

4信号组

简介

介绍PCI设备与PCI总线的接口信号。

图中是主设备和目标PCI设备所必需的和可选的信号。一个设备至少是必须作为配置读和写的目标。

系统信号

PCI时钟信号（CLK）

为所有交易，包括总线仲裁提供时序。在时钟信号的上升沿采样PCI设备的所有输入。PCI总线上的所有操作必须与PCI时钟信号同步，时钟信号的频率范围是0MHz~33MHz。时钟频率在以下情况的任何时间都可改变：

作为一个例外，集成在系统板上的器件设计成以固定频率（最高到33MHz）操作，并且只能在那个频率上工作。

CLKRUN#信号

CLKRUN#信号是可选的，它是为移动环境（如便携式）而定义的，不包含在PCI插入式连接器中。

4.2.3 复位信号（RST#）

在有效状态下，复位信号会将所有的PCI配置寄存器、主设备和目标状态机，以及输出驱动器重置为初始状态，可以异步设置为有效或无效。所有PCI输出信号必须置为良好状态，通常这就意味着信号一定为三态，除非为下列情况：

地址/数据总线、命令总线和字节使能

PCI总线使用时分复用地址数据/总线、一个交易的地址段中包含：

·AD总线，AD[31:0] 加载起始地址，这个地址在存储器或配置交易中是分为4字节的双字，在I/O读写交易中是一个字节地址。

·命令或字节使能总线，C/BE#[3:0] 定义了交易类型。

·奇偶校验信号，PAR 在地址段完成后一个时钟周期，或者在写交易的每个数据段中IRDY#有效后一个时钟周期，主设备驱动奇偶校验信号PAR,在读交易的每个数据段中TRDY#有效之后的一个时钟周期，当前寻址目标也驱动奇偶校验信号PAR.在完成地址段之后的一个时钟，主设备驱动PAR信号产生高电平或低电平，确保奇偶校验通过了地址总线AD[31:0]和4个命令/字节使能线C/BE#[3:0].

在每个数据段中：

·数据总线AD[31:0]，由主设备（写交易）或由当前寻址的目标(读交易)驱动。

·PAR

·命令/字节使能总线，C/BE#[3:0],由主设备驱动该信号，指明当前寻址的双字中传送的字节和用于传送数据的数据通道。

4.5 交易控制信号

FRAME# 周期帧信号由当前主设备驱动，指明交易的起始和交易的持续时间。TRDY# 目标准备信号由当前寻址目标驱动，当准备完成当前数据段时，此信号有效。IRDY# 起动方准备信号由当前总线主设备驱动。

STOP# 目标有效以表明它希望主设备在进程中停止交易

IDSEL 初始化设备选择信号在访问一个设备的配置寄存器时作为一个芯片选择LOCK# 在原子交易中，主设备用以锁定当前寻址的目标。

DEVSEL# 如果一个主设备起动一个交易并且在6个CLK周期内没有检测到DEVSEL#有效，它必须假定目标没有反应或者地址不存在，导致主设备失败。

4.6 仲裁信号

每个PCI主设备都有一对仲裁线路直接连到PCI总线仲裁器上。当一个主设备请求使用PCI 总线时，它会使连到仲裁器上的REQ#有效；当仲裁器决定正在请求使用的主设备应该授权控制PCI总线时，它会使连到正在请求的主设备的GNT#有效。

在PCI环境中，总线仲裁器在同时由另一个主设备仍控制总线时起作用，这称作“隐式”仲裁。

主设备授权后，等待，直到采样到FRAME#无效，然后采样的IRDY#无效，它才可假定取得PCI总线的所有权，表明当前交易完成，总线空闲。

当RST#有效时，所有主设备必须使它们的REQ#输出设备为三态，同时必须忽略它们的GNT#输入。

4.7 中断请求信号

必须产生服务请求的PCI代理可以利用PCI中断请求线路：INTA#、INTB#、INTC#、INTD#。另外，设备可以使用消息信号中断（MSI）来中断处理器正在执行的程序.

4.8 错误报告信号

4.8.1 数据奇偶校验错

奇偶信息的产生对于在AD总线上驱动地址和数据信息的所有PCI设备都是强制性的，因为驱动AD总线的代理必须假定接收数据和奇偶校验的代理将检查奇偶校验的合理性。

检测和报告奇偶校验错误是PCI设备的请求的通常要求。规范规定，在某些情况下，设计者可以选择忽略奇偶校验错误。图形缓冲区就是一个例子.