微电子学概论 7

标准单元
单元 布线
压焊点
5.4.2标准单元设计方法（SC方法）
标准单元库：标准单元库中的单元是用人工优化设计 的，力求达到最小的面积和最好的性能，已完成设计 规则检查和电学验证的基础器件或电路，供设计的时 候调用。 不同设计阶段调用不同描述
单元库中的每个单元都具有3种描述方式：
①单元的逻辑符号（以字母L为特征符）， ②单元的拓扑版图（以字母O为特征符）， ③单元的掩膜版
Vdd Y A1 A1 A2
A2
A3
A3
Y 相对 Vdd 相对
门阵列方法的设计特点：设计周期短，设计成本 低，适合设计适当规模、中等性能、要求设计时 间短、数量相对较少的电路 不足：设计灵活性较低；门利用率低；芯片面积 浪费

门海阵列（Sea-of-Gate，简称为SOG） 是为了克服门阵列芯片面积利用率低的 缺点而提出的一种阵列结构。为了充分 利用芯片的面积，将门阵列中的布 IO焊盘 线通道去掉， 无专门 用基本单元占 布线通 据整个阵列分 道的有 源区 布区。
门阵列设计方法（GA方法）
概念：形状和尺寸完全相同的单元排列成阵
列，每个单元内部含有若干器件，单元之间留 有布线通道，通道宽度和位置固定，并预先完 成接触孔和连线以外的芯片加工步骤，形成母 片 根据不同的应用，设计出不同的接触孔版和金 属连线版，单元内部连线及单元间连线实现所 需电路功能
母片半定制技术
作用： (1)使得版图设计合理 (2)减少设计的个人差、随意性以及失误 (3)便于计算机自动设计和检查 (4)不懂工艺也能够设计版图
版图几何设计规则
层次 人们把设计过程抽象成若干易 于处理的概念性版图层次，这些层 次代表线路转换成硅芯片时所必需 的掩模图形。
下面以某种N阱的硅栅工艺为例分 别介绍层次的概念。
全定制设计 5.4.1 全定制设计方法
量身定做的设计
在版图设计阶段，采用人工设计为主。 对每个器件进行优化，芯片性能获得最佳，芯片 尺寸最小 设计周期长，设计成本高，适用于性能要求极高 或批量很大的产品，模拟电路 例如CPU,存储器，其他批量10万以上的IC
5.4.1 全定制设计方法
设计技巧
5.4 集成电路的设计方法
全定制设计方法 半定制设计方法 可编程逻辑器件 选择依据： 设计周期、设计成本、芯片成本、芯片尺 寸、设计灵活性、保密性和可靠性等 最主要的：批量
5.4 集成电路的设计方法
芯片成本CT：
CD CP CT V yn
小批量的产品：减小设计费用； 大批量的产品：提高工艺水平，减小 芯片尺寸，增大圆片面积
符号式版图设计：用一组事先定义好的符号来表 示版图中不同层版之间的信息，通过自动转换程 序转换成版图 举例：棍图：棍形符号、不同颜色
不必考虑设计规则的要求；设计灵活性大 符号间距不固定，必须进行版图压缩，减小芯片 面积
5.4.1 全定制设计方法
棒图与版图
Vdd
Vcc
专用集成电路（ASIC：Application-Specific Integrated Circuit）（相对通用电路而言）
5.4.3 积木块设计方法（BBL方法）
布图特点：任意形状的单元（一般为矩形或“L” 型）、任意位置、无布线通道 BBL单元：较大规模的功能块（如ROM、RAM 、ALU或模拟电路单元等），单元可以用GA、 SC、PLD或全定制方法设计
5.4.3 积木块设计方法（BBL方法）
BBL方法特点：较大的设计自由度，可以 在版图和性能上得到最佳的优化 布图算法发展中：通道不规则，连线端口 在单元四周，位置不规则
金属间距
2.0
防止铝条联条
版图几何设计规则
Pad相关的设计规则列表
编 号 描 述 尺 寸 目的与作用 6.1 最小焊盘大小 90 封装、邦定需要
6.2
最小焊盘边间距
80
防止信号之间串绕
6.3
最小金属覆盖焊盘
6.0
保证良好接触
6.4
焊盘外到有源区最小距 离
25.0
提高可靠性需要
版图几何设计规则
当给定电路原理图设计其版 图时，必须根据所用的工艺设计 规则，时刻注意版图同一层上以 及不同层间的图形大小及相对位 置关系。

阵列逻辑是结构化逻辑设计中广泛采用 的电路形式，目前广泛采用的阵列形式 IO焊盘 有PLA门阵列和门海阵列等。
块单元 行 单元 布线区
门 阵 列

门阵列是在一个芯片上把门电路排成阵 列形式，门电路的构成是两对或三对共 栅或不共栅的P型晶体管和N型晶体管， 称为基本单元。
共栅四管单元电路及其版图
5.4.2标准单元设计方法（SC方法）
SC方法设计流程与门阵列类似 SC方法特点：
需要全套掩膜版，属于定制设计方法 门阵列方法：合适的母片，固定的单元数、压焊块 数和通道间距 标准单元方法：可变的单元数、压焊块数、通道间距， 布局布线的自由度增大 较高的芯片利用率和连线布通率 依赖于标准单元库，SC库建立需较长的周期和较高 的成本，尤其工艺更新时 适用于中批量或者小批量但是性能要求较高的芯片设计
P+、N+有源区间距
3.5
减少寄生效应
版图几何设计规则
Poly相关的设计规则列表
编 号 描 述 尺 寸 目的与作用 3.1 多晶硅最小宽度 3.0 保证多晶硅线的必要电导
3.2
多晶硅间距
2.0
防止多晶硅联条
3.3
与有源区最小外 间距 多晶硅伸出有源 区 与有源区最小内 间距
1.0
保证沟道区尺寸
3.4
1.5
防止PN结漏电和短路
4.5
有源区孔到栅距离
1.5
防止源、漏区与栅短路
4.6
多晶硅孔到有源区距 离 金属覆盖孔
1.5
防止源、漏区与栅短路
4.7
1.0
保证接触，防止断条
版图几何设计规则
Metal相关的设计规则列表
编 号 描 述 尺 寸
目的与作用 5.1 金属宽度 2.5 保证铝线的良好电导
5.2
版图(Layout) 版图是集成电路从设计走向制
造的桥梁，它包含了集成电路尺 寸、各层拓扑定义等器件相关的 物理信息数据。 集成电路制造厂家根据这些数据 来制造掩膜。
掩模图 的作用
掩膜上的图形决定着芯片上器件 或连接物理层的尺寸。因此版图 上的几何图形尺寸与芯片上物理 层的尺寸直接相关。
设计规则
版图几何设计规则
• NWELL硅栅的层次标示
层次表示
NWELL
含义
N阱层
标示图
Locos
N+或P+有源区层
Poly
多晶硅层
Contact
接触孔层
Metal
金属层
Pad
焊盘钝化层
版图几何设计规则
NWELL层相关的设计规则
编 号 描 述 尺 寸 目的与作用
1.1
N阱最小宽度
10.0
保证光刻精度和器件尺寸
标准单元库主要包括 与非门、或非门、触发器、锁存器、移 位寄存器 加法器、乘法器、除法器、算术运算单 元、FIFO等较大规模单元 模拟单元模块：振荡器、比较器等 同一功能的单元有几种不同的类型，视应 用不同选择
标准单元设计的版图布置
单元库一般包括
有下列元件：
小规模逻辑电路 中规模逻辑电路 各种宏单元模块
宏
单元 宏单元
能 模 块
为了便于布局和布 线，SSI和MSI标准 单元的版图都被设 计成矩形状，版图 的高度相近或相等，
功
但宽度可以不同。
5.4.2标准单元设计方法（SC方法）
基本排列形式：双边I/O、单边I/O、连线单元（单层布线 中用得较多、跨单元连线） 走线： 电源和地线一般要求从单元左右边进出，信号端从上 下进出。可以在单元内部或单元边界 电源线可以放在单元外，在布线通道内，便于根据单 元功率要求调整宽度，从各单元引出端口 电源线水平金属线，信号线用第二层金属或垂直多晶 硅线，单元内部连线用第一层金属和多晶硅， 单元之 间连线在走线通道内 单元拼接 单元高度：器件宽度，（考虑最小延迟，最省面积，足 够高度以保证电源线、地线、单元内部连线）
版图几何设计规则
版图几何设计规则可看作是对光刻掩模版 制备要求。 光刻掩模版是用来制造集成电路的。这些 规则在生产阶段中为电路的设计师和工艺 工程师提供了一种必要的信息联系。
设计规则与性能和成品率之间的关系
一般来讲，设计规则反映了性能和成品 率之间可能的最好的折衷。 规则越保守，能工作的电路就越多(即成 品率越高)。 规则越富有进取性，则电路性能改进的 可能性也越大，这种改进可能是以牺牲 成品率为代价的。
5.3 集成电路的设计规则
设计规则：版图几何尺寸的绝对量大小以及各层版图之
间的对应关系
IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的 偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路
制备的成品率
什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺 水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给 出的一组同一工艺层及不同工艺层之间几何尺寸的限制 ，主 要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出 它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效 应的出现。
针对某一应用或某一客户的特殊要求设计的集成电路 批量小、单片功能强：降低设计开发费用
主要的ASIC设计方法：
标准单元设计方法：定制 门阵列设计方法：半定制 掩膜版方法 积木块设计方法：定制 可编程逻辑器件设计方法
5.4.2标准单元设计方法（SC方法）
标准单元法设计是一种常用的集成电路 设计方法。 所谓标准单元，是指预先设计完毕并存 放在单元库中的元件，这些元件在逻辑 功能层次和版图层次都经过优化和标准 化设计，标准单元的逻辑符号及电学特 性存入逻辑库中，版图则存入版图库。 标准单元设计，就是在设计中用图形或 硬件描述语言调用库元件，在布局布线 阶段，这些库元件的版图也被EDA工具所 调用，进行自动布局和布线。

5.4.2标准单元设计方法（SC方法）
一种库单元设计方法 概念：从标准单元库中调用事先经过精心设计的逻辑单
元，并排列成行，行间留有可调整的布线通道，再按功能 要求将各内部单元以及输入/输出单元连接起来，形成所 需的专用电路
芯片布局：芯片中心是单元区，输入/输出单元和压焊块
在芯片四周，基本单元具有等高不等宽的结构，布线通道 区没有宽度的限制，利于实现优化布线。
5.4.4 互补型金属氧化半导体门阵列: 互 补型金属氧化半导体倒相器
Vout
Vin
Vdd Vss Vdd p Vout Vin 地 n
5.4.4 互补型金属氧化半导体门阵列: 互补型金 属氧化半导体倒相器
N P
G1
G2
G3
Vss
Vdd 单元之间的通道
5.4.4 互补型金属氧化半导体门阵列: 互补型金 属氧化半导体倒相器
不共栅四管单元电路及版图
5.4.4 门阵列设计方法（GA方法)
用门阵列获得集成电路的制作过程： 母片制作 门阵列布线设计 制作引线孔，引线版 工艺：开引线孔，蒸发铝膜，光刻引线
门阵列结构
单元区结构： 举例：六管CMOS单元 由该结构实现三输入或非门 输入/输出单元：芯片四周 举例：图5.16，输入、输出、电源
图（以字母A为特征符）。
反相器 的拓扑 图
反 相 器 单 元
反相器的 逻辑符号
反相器的 掩膜版图
INVOL
Байду номын сангаас
单元内容包括： I 名称 逻辑符号 功能描述 电路结构 拓扑版图 掩模版图
Invol
O
I 0
O 1
1
0
拓扑版图 Vdd Vi
掩模版图 Vdd Vi
Vo
Vo
Vss
Vss
5.4.2标准单元设计方法（SC方法）
由于器件的物理特性和工艺的限制， 芯片上物理层的尺寸进而版图的设计 必须遵守特定的规则。 这些规则是各集成电路制造厂家根据 本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规 则。
厂家提供设计规则
设计者只能根据厂家提供的设计 规则进行版图设计。
严格遵守设计规则可以极大地避免由于 短路、断路造成的电路失效和容差以及 寄生效应引起的性能劣化。
1.5
保证栅长及源、漏区的截断
3.5
3.0
保证电流在整个栅宽范围内均匀 流动
版图几何设计规则
Contact相关的设计规则列表
编 号 描 述 尺 寸 目的与作用 保证与铝布线的良好接触 4.1 接触孔大小 2.0x2.0
4.2
接触孔间距
2.0
保证良好接触
4.3
多晶硅覆盖孔
1.0
防止漏电和短路
4.4
有源区覆盖孔
1.2
N阱最小间距
10.0
防止不同电位阱间干扰
1.3
N阱内N阱覆盖P+
2.0
保证N阱四周的场注N区环的尺寸
1.4
N阱外N阱到N+距离
8.0
减少闩锁效应
版图几何设计规则
P+、N+有源区相关的设计规则列表
编 号 描 述 尺 寸
3.5
目的与作用
2.1
P+、N+有源区宽度
保证器件尺寸，减少窄沟道效 应
2.2
可以在单元内部或单元边界电源线可以放在单元外在布线通道内便于根据单元功率要求调整宽度从各单元引出端口电源线水平金属线信号线用第二层金属或垂直多晶硅线单元内部连线用第一层金属和多晶硅单元之间连线在走线通道内单元拼接单元高度器件宽度考虑最小延迟最省面积足够高度以保证电源线地线单元内部连线542标准单元设计方法sc方法sc方法设计流程与门阵列类似sc方法特点需要全套掩膜版属于定制设计方法门阵列方法合适的母片固定的单元数压焊块数和通道间距标准单元方法可变的单元数压焊块数通道间距布局布线的自由度增大较高的芯片利用率和连线布通率依赖于标准单元库sc库建立需较长的周期和较高的成本尤其工艺更新时适用于中批量或者小批量但是性能要求较高的芯片设计542标准单元设计方法sc方法布图特点任意形状的单元一般为矩形或l型任意位置无布线通道bbl单元较大规模的功能块如romramalu或模拟电路单元等单元可以用gascpld或全定制方法设计543积木块设计方法bbl方法bbl方法特点较大的设计自由度可以在版图和性能上得到最佳的优化布图算法发展中通道不规则连线端口在单元四周位置不规则543积木块设计方法bbl方法ga概念形状和尺寸完全相同的单元排列成阵列每个单元内部含有若干器件单元之间留有布线通道通道宽度和位置固定并预先完成接触孔和连线以外的芯片加工步骤形成母片根据不同的应用设计出不同的接触孔版和金属连线版单元内部连线及单元间连线实现所需电路功能母片半定制技术阵列逻辑是结构化逻辑设计中广泛采用阵列逻辑是结构化逻辑设计中广泛采用的电路形式目前广泛采用的阵列形式的电路形式目前广泛采用的阵列形式有有pla阵列pla门阵列和门海阵列等