DRM接收芯片信道译码器的ASIC设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DRM接收芯片信道译码器的ASIC设计
刘子龙;徐淑正;刘岩;杨华中
【期刊名称】《电声技术》
【年(卷),期】2007(31)11
【摘要】将MSD技术成功地应用于DRM接收芯片信道译码器的ASIC设计中,作为一次近百万门级的集成电路设计实践,该成果具有良好的可配置和可重用性,设计的信道译码器在0.18μm工艺下时钟约束可达50 MHz,占用面积2 282
707.5μm2,相当于377 303数目的与非门.
【总页数】4页(P35-37,40)
【作者】刘子龙;徐淑正;刘岩;杨华中
【作者单位】清华大学,电子工程系,北京,100084;清华大学,电子工程系,北
京,100084;ST半导体公司深圳研发中心,广东,深圳,518057;清华大学,电子工程系,北京,100084
【正文语种】中文
【中图分类】TN93
【相关文献】
1.基于SoC的DRM接收机ASIC设计 [J], 田曦;董在望
2.用于DRM接收机的信道估计算法 [J], 刘岩;董在望
3.适用于DRM接收机的信道估计方法 [J], 李今子;杨杰
4.全球数字广播DRM接收机射频芯片研究 [J], 徐建;王志功;王科平;雷雪梅;周建
政;牛晓康
5.时变信道下基于多接收天线的OSTBC译码器研究 [J], 王勇;廖桂生;王喜媛因版权原因，仅展示原文概要，查看原文内容请购买。