2.二进制译码器
译码器 含二进制译码器CT74LS138的逻辑功能等(专业教育)
主要要求： 理解译码的概念。 掌握二进制译码器 CT74LS138 的逻辑功能 和使用方法。 理解其他常用译码器的逻辑功能和使用方法。 掌握用二进制译码器实现组合逻辑电路的 方法。
1
在数字系统中，需要把二进制代码或二－十进制代 码（BCD码）翻译成十进制数字或字符（以表示它的 原意）并直接显示出来，或者翻译成控制信号去执行操 作等等，这种翻译过程称为译码。译码是编码的反过程。 实现译码的电路称为译码器。
址译码器。 而输入 A0、A1、A2则为地址码。
9
① A0、A1、A2 为输入端；
② S1 S2 S3 为 使能端；
③ Y0～Y7为输 出端（ 0有效）； ④ S1= 0, 或S2和S3 中有一个为1(为无
效状态)时, Y0～Y7 输出全为 1，译码
器处于禁止状态。
74LS138 的 真 值 表
输入
3
1．二进制译码器
1、2位二进制译码器
1） 真值表 Y0 A1 A0 m0
2） 输出表达式 Y1 A1A0 m1 Y2 A1 A0 m2
Y3 A1A0 m3
3） 逻辑图
输入
A1 A0 00 01 10 11
输出 Y3 Y2 Y1 Y0 0001 0010 0100 1000
S 端为控制端（片选端、使能端）
6
74LS139的功能表（ A0 Y0 Y1 Y2 Y3 1 ×× 1 1 1 1
0 000111 0 011011 0 101101 0 111110
当S＝0时，译码器 正常译码； 当S＝1时，输出 全 为 “ 1” ， 译 码 器处于禁止状态， 不能工作。。
因ＴＴＬ与非门输出为“0”电平时，功耗较大。而 采用译中输出为“0”电平时，其余三个门的输出端就为 “1”电平，可以降低整个电路的功耗，所以译码器的输 出常采用反码输出。即译中输出为“0”。
北京邮电大学数字电路2-3
Y0 Y1 Y2 Y3 1111 0111 1011
1101 1110
3. 应用举例 （1)提供片选
用3－8译码器构成4－16译码器
A0
Y0 0000
A1
Y1 0001
A2
Y2 0010
GA
74LS138
Y3 Y4
Y5
0011 0100 0101
GB
Y6 0110
GC
Y7 0111
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
74LS139
1A1 1Y0
1A0
1Y1
1Y2
1G
1Y3
2A1 2Y0
2A0
2Y1 2Y2
2G
2Y3
两片双2:4译码器构成8路数据分配器。
(5) 译码器的其他应用
一个3位二进制数等值比较器。
2、 二－－十进制译码器（74LS42）
数数
1
点点
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBII RRBBOO
AA33AA22AA11AA
LLTT RRBBOO RRBBII
输入：8421BCD 码； 输出：与十进制数字相对应的10个信号 。
A3 A2 A1 A0 0000 000 1 0010 0011 0100 0101 0110 0111 1000 1001
数电-第十三次课(编码器2、译码器)
1
A
0
Y0 Y1 Y2 Y3 Y4 Y5 Y 6 Y
7
二进制代码
3线－8线译码器
高低电平信号
1
译码器举例芯片——74HC138
地址输入端
片选输入端
输出端，低电平有效 74HC138的逻辑符号
2
1. 74HC138的逻辑功能
S为控制端（又称使能端） S=1 译码工作 为便于理解功能 ( A2 A1 A0 ) m0 Y0 S=0 禁止译码，输出全1 而分析内部电路 ( A2 A1 A0 ) m1 Y1 译码输入端 Yi内部电路图 ( S mi )( i 0,1,2, 7) ( A2 A1 A0 ) m7 Y7 输出端 3
1
1 1
0
0 0
1
1 1
0
1 1
1
0 1
1
1 0
1
0 1
0
1 1
1
1 1
1
1 1
1
1 1
1
1 1
1
1 1
5
74HC138
Yi ( S mi )( i 0,1,2, 7)
在使用时应注意： 0， 0 S1 1， S2 S3
( A2 A1 A0 ) m0 Y0 ( A2 A1 A0 ) m1 Y1 ( A2 A1 A0 ) m7 Y7
7
例：利用译码器分时将采样数据送入计算机。
总 线
三态门
E A
三态门
EB
三态门
EC
三态门
ED
A
B
Y0
Y1 Y
二进制译码器
自评
他评
师评
知识技能学习效 果
创新力实践力
对本节課 知识十分 清晰、全 面
产生或提 出新颖独 特的观点 构思或做 法
对本节課知 基本了解
识清晰，但 了在部分 部分不了解 知识点
产生或提出 一些观点、 但新颖独特 性有明显
产生或提 出了一些 与他人相 同想法与 做法
只会 一点 点
根本 就没 认真 思考 过
A ≥1 B
F
A
1
≥1
B
B
A
1
＆
B
F
B
F A＆ B
F
A
1
≥1
B
FA
1
≥1
B
F
B
1
B
1
A＆ B
＆
F
1
F
画逻辑图
尝试练习，合作完成下列逻辑函数表达式的逻辑图。
A B E
F0 E • A • B;
F1 E • A • B ;
F2 E • A • B;
F3 E • A • B
＆
F0
＆
F1
＆
F2
＆
（3）分类：常见的译码器有变量译码器、显示译码器。变量译码 器是一般以较少的输入变为较多输出的器件。常见有n线—2n线译
码器、8421BCD码译码器。 显示译码器用来将二进制转换成对应的 七段码，驱动LED或LCD发光从而显示出十进制数或其它信号。
2.合作学习
1． 自学P194页“1、工作原理”内容。 （1）概括主要内容 （2）“n线——2n线译码器”是什么意思？画
課堂评价
评价项目
优
良
参与小组讨论
自助学习
译码器原理及常用译码器简介
译码器原理及常用译码器简介首页> 电子基础> 数字电路译码器原理及常用译码器简介--------------------------------------------------------------------------------译码器原理及常用译码器简介一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。
译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。
1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。
图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
该译码器真值表如表7.1所示。
表7.1 T4138译码器真值表输入S1 S2+S3 A2 A1 A01 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。
数字逻辑及电路复习题及答案
"数字逻辑与电路"复习题第一章数字逻辑根底〔数制与编码〕一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.〔256〕10B.〔127〕10C.〔FF〕16D.〔255〕10 6．与十进制数〔53.5〕10等值的数或代码为 ABCD 。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题〔正确打√，错误的打×〕1. 方波的占空比为0.5。
〔√〕2. 8421码1001比0001大。
〔×〕3. 数字电路中用"1〞和"0〞分别表示两种状态,二者无大小之分。
〔√〕4．格雷码具有任何相邻码只有一位码元不同的特性。
〔√〕5．八进制数〔17〕8比十进制数〔17〕10小。
〔√〕6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
〔√〕7．十进制数〔9〕10比十六进制数〔9〕16小。
〔×〕8．当8421奇校验码在传送十进制数〔8〕10时，在校验位上出现了1时，说明在传送过程中出现了错误。
〔√〕三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
2.1编码器、译码器
第十七页，编辑于星期三：点 五十四分。
Y 2 I7 I7 I6 I7 I6 I5 I7 I6 I5 I4 I7 I6 I5 I4 Y 1 I7 I7 I6 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I7 I6 I5 I4 (I3 I2 ) Y 0 I7 I7 I6 I5 I7 I6 I5 I4 I3 I7 I6 I5 I4 I3 I2 I 1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I 1
• 2、 3位二进制优先编码器的原理和设计
• 输入和输出同3位二进制普通编码器。
• 有如下约定：在这里，仍然用000，001，…，111表示I0， I1，…，I7，优先级别是：I7>I6>I5>I4>I3>I2>I1>I0。
第十六页，编辑于星期三：点 五十四分。
首先，列真值 表。用输入信 号为1表示有编 码请求，否则 相反。
输入：8个需进行编码的信号I0～I7； 输出：用来进行编码的3位二进制代码
Y0，Y1，Y2。
第二页，编辑于星期三：点 五十四分。
• 电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到 正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这 些输入变量为一组互相排斥的变量。
• 有如下约定：在这里，用000，001，010，…，111表示I0， I1，I2，…I7 ， 输入信号为1，表示有编码请求，请求是互斥的。
第二十五页，编辑于星期三：点 五十四分。
译码器
一．译码器的基本概念及工作原理
译码：编码的逆过程，把输入的二进制代码翻译成所对应的控制 信号和信息。
译码器：实现译码功能的数字电路。有多个输入和多个输出的组合电 路，当其输入有n位二进制代码时，输出有m个表示代码原意的信号。
习题册参考答案-《数字电路基础(第二版)习题册》-A05-3097.docx
课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。
6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
编码器与译码器
74LS42二—十进制译码器的逻辑.图所示。
28
3. 字符显示译码器
（1）七段显示译码器 七段LED(Light Emitting Diode)数码显示器的显示原理:
R8
Vcc
a
GND gf ab
Vcc
b
c
a
d e
f gb
f
e d c dp
g
d p
e d c dp
共阴极
GND
.
29
GND gf ab
具有译码功能的逻辑电路称为译码器。
.
13
二．二进制译码器的一般原理框图
输
入
的
是
n 位
二
进
制
代
码
EI 输入使能端
.
输出为2n 个高、低 电平信号
14
三．2线－4线译码器
A A BB
EI
1
A
1
B
1
A A B B.
＆ Y0 EIAB
＆ Y1 EIAB
＆
Y2 EIAB
＆ Y3 EIAB
15
❖ 逻辑表达式为： Y0 EIAB Y1EIAB
GND
.
5V 直流 电源
31
显示数字2
GND gf ab
a f gb e d c dp
e d c dp
GND
R
R
gf a b a
f gb
e
c d
dp
e d c dp
R
.
5V 直流 电源
32
显示数字3
GND gf ab
a f gb e d c dp
e d c dp
GND
译码器和数据选择器
实验四 译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚罗列。
其中 A 2 、A 1 、A 0为地址输入端，0Y ～7Y 为译码输出端，S 1、2S 、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚罗列表4－1为74LS138功能表当S 1＝1，2S ＋3S ＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S 1＝0，2S ＋3S ＝X 时，或者 S 1＝X，2S ＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1输 入输 出S 1 2S +3S A 2A 1 A 0 0Y1Y2Y3Y 4Y5Y6Y 7Y1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1×××11111111二进制译码器实际上也是负脉冲输出的脉冲分配器。
数电慕课习题汇总
*数电慕课习题汇总（含全部答案）第一章1.将二进制数B转换成十进制数是 .2. 将二进制数(1010 0110 1100)B转换成十六进制数是 A6C.3. 将二进制数B转换成八进制数是 .4. 将十六进制数H转换成十进制数是 .5. 十进制数–10的8位带符号二进制数的原码及补码表示分别是6. 带符号二进制补码0101 1001和1101 0011所表示的十进制数分别为 89,-45]7. 用8位二进制补码计算 12+21所得结果为 0010 00018. 用8位二进制补码计算–121–29时，所得结果会产生溢出，若出现溢出，解决办法是只有进行位扩展。
9. 十进制数8的5421BCD码表示为 101110. 字符Y 的ASCII码的十六进制数表示为5911. 将十六进制数H转换成二进制数是010012. 8位二进制补码(1111 1111)B所对应的十进制数真实值是-113. 8位无符号二进制数可以表示的最大十进制数为256。
×14. 二进制码1010转换成格雷码为1111。
√"15.二进制代码中8421BCD码、格雷码等都是有权码，而余3码、余3循环码等都是无权码。
×16. 当关注各信号之间的逻辑关系而不用考虑数字电路的翻转特性时，可将数字波形画成理想的波形。
√17.将十进制数转换为二进制数，整数部分和小数部分需要分开进行。
整数部分的转换方法是连续除以2直到商为0，每一步的余数作为二进制数的一位数字，最先获得的余数是二进制数的最低位，最后获得的是其最高位；小数部分的转换方法是连续乘以2直到满足误差要求，每一步取乘积的整数部分作为二进制数的一位数字，同样地，最先获得的整数部分是二进制数的最低位，最后获得的是其最高位。
×18. 无符号二进制数1001和0011的差等于0110 √19. 无符号二进制数1001和0101的乘积等于 (101101)B √20. 十进制数–25的8位二进制补码表示为 ()B √21. 8位二进制补码所表示的数值范围为–256 ~ +255 ×22. 格雷码10110转换为二进制码后是11011 √!23. 字符S的ASCII码值（1010011）在最高位设置奇校验位后，它的二进制表示为√24. 将一个八进制数写成（）×25.×第二章1. 逻辑表达式A+BC= (A+B)( A+C)2．函数的对偶式为。
级《数字逻辑电路》实验指导书
课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。
识别方法是：正对集成电路型号<如74LS20）或看标记<左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚<在左上角）。
在标准形TTL集成电路中，电源端V一般排在左上CC，7脚为端，接地端GND一般排在右下端。
如74LS20为14脚芯片，14脚为VCCGND。
若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法(1> 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。
但易受外界干扰，导致电路的逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
<也可以串入一只1～10KΩ的固定电阻）或接至某一 (2> 直接接电源电压VCC固定电压(＋2.4≤V≤4.5V>的电源上，或与输入端为接地的多余与非门的输出端相接。
(3> 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。
当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。
对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用<集电极开路门(OC>和三态输出门电路(3S>除外）。
否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为，一般取R 了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc＝3～5.1 KΩ。
《数字电路制作与测试》习题册(二)
项目二八人抢答器的设计与制作主要知识点：1.掌握LED数码显示器及其译码驱动器的工作原理和使用方法。
特别是LC5011和CD4511的正确使用方法。
2.掌握变量译码器的逻辑功能及使用方法。
会利用变量译码器的使能端实现译码器功能扩展；会利用变量译码器实现组合逻辑函数功能。
重点掌握74LS138，74LS139，74LS42的逻辑功能及应用。
3.掌握编码器逻辑功能及使用方法。
重点掌握74LS148，74LS147。
4.掌握73LS373逻辑功能和使用方法。
5.正确理解八人抢答器的工作原理和实现方法。
6．掌握组合逻辑电路的特点。
一、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（）2.编码与译码是互逆的过程。
（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（）4.液晶显示器的优点是功耗极小、工作电压低。
（）5.液晶显示器可以在完全黑暗的工作环境中使用。
（）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
（）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）8.数据选择器和数据分配器的功能正好相反，互为逆过程。
（）9.用数据选择器可实现时序逻辑电路。
（）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（）11.扇出系数N越大，说明逻辑门的负载能力越强。
（）12.逻辑门的平均传输延迟时间越大，说明该门的开关速度越高。
（）13.TTL与非门的闲置输入端必须接地。
（）14.TTL或非门的闲置输入端必须接低电平。
（）15.TTL与或非门的一个与门的所有输入端都悬空时，不会影响其他输入端信号的传输。
（）16.除三态门有三个状态外，其他逻辑门均只有两个状态。
（）17.在使用中，不允许将一个逻辑门的输出直接接地或接正电源。
（）18.评价一个逻辑门性能的优劣，只要看其开关速度的高低就行了。
数字逻辑课件——译码器
图3-3-10 4线-7线译码器/驱动 器7448逻辑符号
28
用7448驱动BS201A的基本接法如图3-3-11(a)所 示。当B3B2B1B0 输入0000～1111这16种不同信 号时，相应的显示字形如图3-3-11(b)所示。
图3-3-11 7448驱动BS201A
29
接线时务必防止将+5V直接与a～g段输入短接，否则 会烧毁PN结，用7448的输出Ya～Yg驱动BS201A的段输 入则没有这种危险，这是因为Ya～Yg为集电极开路输
19
常用的半导体数码管、液晶显示器及其BCD – 七段显示 译码器。 4. 半导体数码管 半导体数码管是分段式半导体显示器件，其基本结构为 PN结，一些特殊半导体材料作成的PN结具有这样的性质： 当外加正向偏压时，P区的多数载流子空穴流向N区，N区 的多数载流子电子流向P区，而少数载流子注入PN结与多 数载流子复合，在这个过程中会发出一定波长的光束。
e
c
d
27
配合半导体数码管BS201A工作的4线 — 7线译码 器/驱动器7448 （1）7448的逻辑功能
7448的逻辑符号如图3-3-10所示，其功能如表3-3-7，
它的基本输入信号是 四位二进制数（也可 以是8421BCD码）A3， A2，A1，A0，
基本输出端有7个： Ya，Yb，Yc，Yd，Ye， Yf，Yg。
出结构，并已有上拉电阻2kΩ。
在7448中，除了上述基本输入端和基本输出端 外，还有几个辅助输入、输出端：
（1）灯测试输入(LT ); （2）灭零输入(RBI ); （3）灭灯输入/灭零输出 (BI / RBO) : 这个端钮 比较特殊，它既可作输入用，也可作输出用。
30
4线-7线译码器/驱动器7448功能表
中国民航大学数字逻辑电路总复习综合练习092
(2) Y AC BC B D C D A( B C ) ABC D ABDE
AC BC B D C D A BC ABDE
AC BC B D C D A ABDE
A BC B D C D
A BC B D
[练习] 用图形法将下列函数化简为最简与或式。
1. Y ABC D AB AB D BC BCD
（1） 画函数的卡诺图 [解] （2） 合并最小项：画包围圈 （3） 写出最简与或表达式 Y AD BD C D CD AB 00 01 11 10 1 00 1 01 1 1 1 1
逻辑图 逻辑表达式 化简 真值表 说明功能
三、组合逻辑电路的设计方法
逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图
[练习] 写出图中所示电路的逻辑表达式，说明其功能
A
≥1 ≥1
A A B
≥1
3. 列真值表
A B
≥1
Y
B
B A B
Y A A B B A B
2. 化简
[解] 1. 逐级写出输出逻辑表达式
2. 二进制译码器：输出端提供了输入变量的全部最 小项，而且每一个输出端对应一 个最小项，因此，二进制译码器 辅以门电路（与非门）后，适合 用于实现单输出或多输出的组合 逻辑函数。
第5章
小 结
一、触发器和门电路一样，也是组成数字电路的基 本逻辑单元。它有两个基本特性：
1. 有两个稳定的状态（0 状态和 1 状态）。
S
0 S 1
+VCC Y3 Y2
1 A3
+VCC
Ya Yb Yc Yd Ye Yf Yg
二进制译码器
教学过程
半导体数码管内部的发光二极管电路
课堂实施
共阴极接线图
共阳极接线图
集成显示译码器（74LS48）
教学过程
课堂实施
输入
A３、A2 、A1 、A0为ＢＣＤ码的四个输入端
输出
Ya Yb Yc Yd Ye Y f Yg
与数码管a 、b 、c、d、e、f、g相对应。
发光二极管外加正向电压时导通， 发出清晰的光，有红、黄、绿等色， 只要按规律控制各发光段的亮灭，就 可以显示各种字形或符号。
教学分析
半导体数码管的7个发光二极管的内部接法的分类
教学内容
发光二 极管内 部接法
共阴极（各发光二极管的负极相连）
a~g接高电平线段发光 型号有BS201、BS207
共阳极（各发光二极管的正极相连）
译码器型号有74LS42、T1042、T4042等。
教学过程
输入
A３、A2 、A1 、A0为ＢＣＤ码的四个输入 端
输出
Y0 — Y9 为10个输出信号，分别对 应十进制数的０－９十个数码输出为 低电平有效。
课堂实施
教学过程
真值表
由于4位二进制输入有 16种组合状态，故 74LS42芯片可以自动将 其中的6种状态识别为伪
3个控制端
试灯输入端、灭灯输入端、特殊控制端
教学反思
谢谢您的欣赏
Y4 A2 • A1 • A0 Y5 A2 • A1 • A2 Y6 A2 • A1 • A0 Y7 A2 • A1 • A0
课堂实施
二－十进制译码器 （８４２１ＢＣＤ译吗器）
教学过程
课堂实施
二－十进制译码器
二－十进制译码器也称为ＢＣＤ译码器， 这的功能是将输入的ＢＣＤ码（４位二制码） 译成对应的10个十进制输出信号，因此也称 ４线－１０线译码器。用的二－十进制集成
数字电路译码器实验报告
一、实验目的与要求1．了解和正确使用MSI组合逻辑部件；2．掌握一般组合逻辑电路的特点及分析、设计方法；3. 学会对所设计的电路进行静态功能测试的方法；4. 观察组合逻辑电路的竞争冒险现象。
预习要求：（1）复习组合逻辑电路的分析与设计方法；（2）根据任务要求设计电路，并拟定试验方法；（3）熟悉所用芯片的逻辑功能、引脚功能和参数；（4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。
（5）二、实验说明译码器是组合逻辑电路的一部分。
所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
译码器分成三类：1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。
如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
三、实验设备1． RXB-1B数字电路实验箱2．器件74LS00 四2输入与非门74LS20 双4输入与非门74LS138 3线—8线译码器四、任务与步骤任务一：测试3线—8线译码器74LS138逻辑功能将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。
A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。
Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。
按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。
第十二课：二进制译码器、显示译码器
3 位二进制译码器
A2 A1 A0 000 001 010 011 100 101 110 111
Y0 Y1
Y2
Y3 Y4 Y5 Y6 Y7
100
000
0
0
010
000
0
0
001
000
0
0
000
100
0
0
000
010
0
0
000
001
0
0
000
000
1
0
000
000
0
1
输入：3 位二进制代码 输出：8 个互斥的信号
16 15 14 13 12 11 10 9 74LS138
12345678
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2
STB STC STA
A0 A1 A2 G2A G2B G1 Y7 GND (a) 引脚排列图
A0 A1 A2
G2A G2B G1
(ቤተ መጻሕፍቲ ባይዱ) 逻辑功能示意图
2
1 × 0010 1 1101101
3
1 × 0011 1 1111001
4
1 × 0100 1 0110011
5
1 × 0101 1 1011011