数字电路译码与译码器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A0 Q0 4-16 线 译 码 器
…
单个4－16线译码器； 译码输出低电平有效； 2个低电平有效译码使能端 封装：DIP24；
A3 SA SB
…ቤተ መጻሕፍቲ ባይዱ
Q15
9
3.
集成译码器74××138功能表及其应用
&
Y0 A B C 74138 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B
a) 74××138框图与内部电路
H
H H
H
H H
H
H H
L
H H
H
L H
H
H L
11
c) 74××138基本应用
Y0 D2 D1 D0 A2 A1 A0 74138 Y1 Y2 Y3 Y4 Y5 Y6 G1 G2A G2B Y7 /Q0 /Q1 /Q2 /Q3 /Q4 /Q5 /Q6 /Q7
1
0
d) 用74××138实现4－16线译码（留作习题）
有效电平为“1”
有效电平为“0”
4
4.5.2 集成译码器
以二进制集成译码器为代表 1. 集成译码器框图
x0 x1 二进制 译码器 y0 y1
n 个输 入端
若干个 使能输 入端EI
2n个输 出端
xn-1 EI 使能输入
y n1
当使能输入端EI有效时，对应每一组输入代码，只有 其译码对应的一个输出端为有效输出，其余输出端均 为无效输出。
5
2. 集成译码器典型产品 a) 双2－4线译码器 74××139 两个完全独立 2－4 线二进制译 码器； 译码输出低电平有效； 1个低电平有效译码使能端； 封装：DIP16；
双 2-4 线 译 码 器 1Q0 1Q1 1Q2 1Q3 2Q0 2Q1 2Q2 2Q3
1A0 1A1 1S 2A0 2A1 2S
1
1
&
Y6
& C 1 1
Y7
10
b)
输 G1 × × G2A H X G2B × H A × ×
74××138集成译码器功能表
入 B × × C × × Y0 H H Y1 H H 输 Y2 H H Y3 H H Y4 H H 出 Y5 H H Y6 H H Y7 H H
L
H H H H H
×
L L L L L
Y0
3 个 控 制 端
16 VCC 15 Y 0 14 Y 1 13 Y 2 12 Y 3 11 Y 4 10 Y 5 9
&
Y1
G1 G2A G2B
1 &
&
Y2
&
Y3
&
Y4
8 个 输 出 端
A B C G2A G2B G1 Y7
1 2 3 4 5 6 7
GND 8
Y6
3 个 输 入 端
A
1
1
&
Y5
B
数据输出
Y2 (G1 G2 A G2 B ) A2 A1 A0 G2 A
4.5.1 译码器的设计
译码是编码的逆过程，译码即是将输入的某个二 进制编码翻译成特定的信号。
具有译码功能的逻辑电路称为译码器。
译码器
译 码
二进制代码
某种控制信息、符号等
编 码
编码器
1
a) 译码器的基本功能
• 4线-2线编码→2线－4线译码 • 8线-3线编码→3线－8线译码 • 16线-4线编码→4线－16线译码
二进制译码器
全译码（无伪码输入）
………
………
多位二进制信号
• 10线-4线编码→4线－10线译码 各类BCD码制信号
二—十进制译码器
部分译码 拒绝伪码 不拒绝伪码
b) 码制转换译码器
各类BCD码制或二进制信号相互转换
c) 译码器的扩展使用
• 用较低位数译码器实现任意位数译码 • 利用译码器实现任意逻辑函数
数据分配器：相当于有多个输出的单刀多掷开关， 将从一个数据源来的数据分时送到多个不同的通 道上去的逻辑电路。
Y0 Y1 数据输入
Y7 通道选择信号
数据分配器示意图
14
译码器作为数据分配器
以74LS138为例说明用译码器实现数据分配器
Y0
74138 数据输入
D G2A
Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 D
单个 4－10线译码器； 分别为 8421BCD（74145）、 8421BCD（7442）、余3 码（7443）、余3格雷码 输入（7444）； 译码输出低电平有效（74145同时 为OC 输出）； 无译码使能端； 封装：DIP16；
A2 A3
…
Q9
8
2. 集成译码器典型产品 d) 4－16线译码器 74××154
12
例：用3—8译码器 构成4—16译码器
X0-X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3-X0：0000-0111， 000-111 0 0 1 译码输入 第一片工作 X3-X0：1000-1111 000-111 1 0 1 译码输入
0 0 0
0 0 1
13
第二片工作
d)译码器应用
6
2. 集成译码器典型产品 b) 3－8线译码器 74××138
& & G1 G2A G2B 1 & S GS & & & & & & Q2 Q3 Q4 Q5 Q6 Q7 Q0 Q1
单3－8线二进制译码器； 译码输出低电平有效； 2个低电平有效译码使能 端和1个高电平有效译码 使能端； 封装：DIP16；
A0 A1 A2 G1 G2A G2B
Q0
74LS138
A0 A1 A2
1 1 1
1 1 1
…
Q7
(a)
(b)
7
2. 集成译码器典型产品 c) 4－10线译码器 74145、7442、 7443、7444
A0 A1 BIN DEC 0 1 1 4-10 2 2 3 线 4 译 4 5 码 器 6 8 7 8 9 Q0
d) 数字显示译码器
2
e) 二进制译码器
译码输入：n位二进制代码 译码输出m位控制信息：
m=2n
译码规则：对应输入的一组二进制代码有且仅有 一个输出端为有效电平，其余输出端为相反电平
3
译码器——二进制译码器
2位二进制译码器 译码输入 a1 a0 0 0 0 1 1 0 1 1 译码输出 y0 y1 y2 y3 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2位二进制译码器 译码输入 a1 a0 0 0 0 1 1 0 1 1 译码输出 y0 y1 y2 y3 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0
×
L L L L L
×
L L L L H
×
L L H H L
×
L H L H L
H
L H H H H
H
H L H H H
H
H H L H H
H
H H H L H
H
H H H H L
H
H H H H H
H
H H H H H
H
H H H H H
H
H H
L
L L
L
L L
H
H H
L
H H
H
L H
H
H H
H
H H
…
单个4－16线译码器； 译码输出低电平有效； 2个低电平有效译码使能端 封装：DIP24；
A3 SA SB
…ቤተ መጻሕፍቲ ባይዱ
Q15
9
3.
集成译码器74××138功能表及其应用
&
Y0 A B C 74138 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2A G2B
a) 74××138框图与内部电路
H
H H
H
H H
H
H H
L
H H
H
L H
H
H L
11
c) 74××138基本应用
Y0 D2 D1 D0 A2 A1 A0 74138 Y1 Y2 Y3 Y4 Y5 Y6 G1 G2A G2B Y7 /Q0 /Q1 /Q2 /Q3 /Q4 /Q5 /Q6 /Q7
1
0
d) 用74××138实现4－16线译码（留作习题）
有效电平为“1”
有效电平为“0”
4
4.5.2 集成译码器
以二进制集成译码器为代表 1. 集成译码器框图
x0 x1 二进制 译码器 y0 y1
n 个输 入端
若干个 使能输 入端EI
2n个输 出端
xn-1 EI 使能输入
y n1
当使能输入端EI有效时，对应每一组输入代码，只有 其译码对应的一个输出端为有效输出，其余输出端均 为无效输出。
5
2. 集成译码器典型产品 a) 双2－4线译码器 74××139 两个完全独立 2－4 线二进制译 码器； 译码输出低电平有效； 1个低电平有效译码使能端； 封装：DIP16；
双 2-4 线 译 码 器 1Q0 1Q1 1Q2 1Q3 2Q0 2Q1 2Q2 2Q3
1A0 1A1 1S 2A0 2A1 2S
1
1
&
Y6
& C 1 1
Y7
10
b)
输 G1 × × G2A H X G2B × H A × ×
74××138集成译码器功能表
入 B × × C × × Y0 H H Y1 H H 输 Y2 H H Y3 H H Y4 H H 出 Y5 H H Y6 H H Y7 H H
L
H H H H H
×
L L L L L
Y0
3 个 控 制 端
16 VCC 15 Y 0 14 Y 1 13 Y 2 12 Y 3 11 Y 4 10 Y 5 9
&
Y1
G1 G2A G2B
1 &
&
Y2
&
Y3
&
Y4
8 个 输 出 端
A B C G2A G2B G1 Y7
1 2 3 4 5 6 7
GND 8
Y6
3 个 输 入 端
A
1
1
&
Y5
B
数据输出
Y2 (G1 G2 A G2 B ) A2 A1 A0 G2 A
4.5.1 译码器的设计
译码是编码的逆过程，译码即是将输入的某个二 进制编码翻译成特定的信号。
具有译码功能的逻辑电路称为译码器。
译码器
译 码
二进制代码
某种控制信息、符号等
编 码
编码器
1
a) 译码器的基本功能
• 4线-2线编码→2线－4线译码 • 8线-3线编码→3线－8线译码 • 16线-4线编码→4线－16线译码
二进制译码器
全译码（无伪码输入）
………
………
多位二进制信号
• 10线-4线编码→4线－10线译码 各类BCD码制信号
二—十进制译码器
部分译码 拒绝伪码 不拒绝伪码
b) 码制转换译码器
各类BCD码制或二进制信号相互转换
c) 译码器的扩展使用
• 用较低位数译码器实现任意位数译码 • 利用译码器实现任意逻辑函数
数据分配器：相当于有多个输出的单刀多掷开关， 将从一个数据源来的数据分时送到多个不同的通 道上去的逻辑电路。
Y0 Y1 数据输入
Y7 通道选择信号
数据分配器示意图
14
译码器作为数据分配器
以74LS138为例说明用译码器实现数据分配器
Y0
74138 数据输入
D G2A
Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 D
单个 4－10线译码器； 分别为 8421BCD（74145）、 8421BCD（7442）、余3 码（7443）、余3格雷码 输入（7444）； 译码输出低电平有效（74145同时 为OC 输出）； 无译码使能端； 封装：DIP16；
A2 A3
…
Q9
8
2. 集成译码器典型产品 d) 4－16线译码器 74××154
12
例：用3—8译码器 构成4—16译码器
X0-X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3-X0：0000-0111， 000-111 0 0 1 译码输入 第一片工作 X3-X0：1000-1111 000-111 1 0 1 译码输入
0 0 0
0 0 1
13
第二片工作
d)译码器应用
6
2. 集成译码器典型产品 b) 3－8线译码器 74××138
& & G1 G2A G2B 1 & S GS & & & & & & Q2 Q3 Q4 Q5 Q6 Q7 Q0 Q1
单3－8线二进制译码器； 译码输出低电平有效； 2个低电平有效译码使能 端和1个高电平有效译码 使能端； 封装：DIP16；
A0 A1 A2 G1 G2A G2B
Q0
74LS138
A0 A1 A2
1 1 1
1 1 1
…
Q7
(a)
(b)
7
2. 集成译码器典型产品 c) 4－10线译码器 74145、7442、 7443、7444
A0 A1 BIN DEC 0 1 1 4-10 2 2 3 线 4 译 4 5 码 器 6 8 7 8 9 Q0
d) 数字显示译码器
2
e) 二进制译码器
译码输入：n位二进制代码 译码输出m位控制信息：
m=2n
译码规则：对应输入的一组二进制代码有且仅有 一个输出端为有效电平，其余输出端为相反电平
3
译码器——二进制译码器
2位二进制译码器 译码输入 a1 a0 0 0 0 1 1 0 1 1 译码输出 y0 y1 y2 y3 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 2位二进制译码器 译码输入 a1 a0 0 0 0 1 1 0 1 1 译码输出 y0 y1 y2 y3 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0
×
L L L L L
×
L L L L H
×
L L H H L
×
L H L H L
H
L H H H H
H
H L H H H
H
H H L H H
H
H H H L H
H
H H H H L
H
H H H H H
H
H H H H H
H
H H H H H
H
H H
L
L L
L
L L
H
H H
L
H H
H
L H
H
H H
H
H H