9-可编程逻辑器件-new

PLD的设计为自顶向下的设计方法
特点: (1) 采用硬件描述语言作为设计输入 用HDL对数字电子系统进行抽象的行为与功能描述 (2) 库(Library)的引入。
在利用计算机对PLD器件进行设计时，所使用的软件包含各类 库，如逻辑仿真时的模拟库、逻辑综合时的综合库、测试综合 时的测试库等。 (3) 自顶向下的设计方案。适用于高效率大规模系统的设计。
9.2 可编程逻辑器件的发展
1 PLD器件的发展



பைடு நூலகம்
PROM是最早的PLD PLA 可编程逻辑阵列 PAL 可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除可编程逻辑器件 CPLD 复杂可编程逻辑器件 FPGA 现场可编程门阵列
2、逻辑图符号
3 PLD的结构
A0~An-1
电路如图所示，时钟脉冲CP的频率为12kHz。 (1) 画出74LS161构成电路的完整状态转换图； (2) 分析由触发器FF1、FF2构成的计数器，画出完整 的状态转换图、说明为几进制 计数器； (3) 指出Qd、Q2的频率和占空比。 (4)CP频率不变，使Qd的频率降为现在的1/2，应如何 改变74LS161的接线？(不允许增加器件。)
I /O
I /O
I /O
I /O
I /O
I /O
I /O
I /O
I /O
I /O
I /O
I /O
图9.1.1 ALTERA公司的PLD器件MAX7128
FPGA的结构
A B C D CLK
OR2 AND3 NOT
DFF D Q OUT
图9.3.6 LE实现的某种逻辑
9.4 用可编程逻辑器件实现基本逻辑电路
图 利用PLD实现逻辑函数 X A B BC
3）传统的电子设计与PLD设计比较
传统的电子设计技术通常是自底向上的 特点： (1) 复杂电路的设计、调试十分困难； (2) 如果某一过程存在错误，查找和修改十分不便； (3) 设计过程中产生大量文档，不易管理； (4) 对于集成电路设计而言，设计实现过程与具体生 产工艺直接相关，因此可移植性差。 (5) 只有在设计出样机或生产出芯片后才能进行实测。
8
7 6
5
4 3
2
1 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 I /O I /O GNDIO I / O/ TDO I /O I /O I /O I /O VCCIO I /O I /O I /O I /O/ TCK I /O I /O GNDIO I /O I /O I /O I /O I /O
(4) 对设计者的硬件知识和硬件经验要求低。
9.4 可编程逻辑器件实现基本逻辑电路
设计输入 HDL 原理图 Shematic 混合输入
综合
仿真输入 /输出波形
下载编程
开发板
波形仿真器 X Y Z
PLD
LED
PLD器件编程步骤如下： 1. 设计输入 打开PLD设计套件，进入设计输入状态，目前常用的可编程数字 系统设计输入方式分别为原理图输入方式、硬件描述语言输入或 二者的混合输入方式。 （1）原理图输入方式 各个公司发行的软件都有元器件库，可以利用这些元器件搭建电 路，形成电路原理图。这种方式的优点是设计者不需要懂编程或 者硬件描述语言就能够快速的完成电路设计。 （2）硬件描述语言输入方式
GAL器件的结构
可编程“与”阵列 + 固定“或”阵列 + 可编程输出 电路 编程单元 用E2CMOS 可改写
输入 缓冲器
与阵 列
固定 或门
输出逻辑 宏单元
GAL结构框图
IN1 与阵列 IN2
可编程与门 输出逻辑宏单元
固定或门
内部控制信号B 0 1 MUX 输出 I/O
1D Q C1 CP
内部控制信号A
设计要求 写出逻辑描述 绘制原理图或使用HDL语言 向计算机输入逻辑设计
对设计进行 仿真验证
管脚锁定
通过计算机向PLD 器件下载逻辑电路
实际测试PLD器件 的逻辑功能
利用PLD实现逻辑电路设计的流程图
芯片上的凹槽
引脚1
引脚84 X(引脚73)
A(引脚27) B(引脚28) C(引脚29)
Altera MAX EPM7128S
Qd 1 ET QD QC QB QA EP 74LS161 CP D C B A CR LD 1 1 CP Qc Qb Qa
1J C1 FF1 1 1K
Q1
1J C1 FF2 1K
Q2
MAXEPM7128S
I /O I /O
I /O
33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53
GNDINT
54
VCCINT
VCCIO I /O
GNDIO
I /O
I /O
图9.3.4 MAXEPM7128S的引脚图
I /O
VCCIO
GND 7
14 13 12 11 10 9 8
7
B C 7400 7432
1 2 3 4 5 6
GND
14 13 12 11 10 9 8
VCC
1 2 3 4 5 6
GND
14 13 12 11 10 9 8
VCC
7
7
X
2）PLD设计流程
首先根据设计要求写出相应的逻辑表达式，画出设计草图，接着 在计算机上利用PLD软件通过原理图输入方式或硬件描述语言 （HDL）输入方式输入逻辑设计描述，经计算机仿真验证后，下 载到PLD器件中，最后再通过外部实际输入输出对设计进行验证。
INPUT/ OE1
GNDINT I /O
GNDIO
VCC IO I /O
I /O
I /O
I /O
I /O
I /O
I /O I /O
I /O
11 10 9 I /O VCCIO I/O/ TDI I /O I /O I /O I /O GNDIO I /O I /O I /O I/O/ TMS I /O I /O VCCIO I /O I /O I /O I /O I /O GNDIO 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
【例9.4.1 】采用Altera公司的FPGA实现逻辑函数 X A B BC 步骤及计算机显示结果如下： 设计输入 打开Altera公司提供的PLD设计套件Quartus II。采用原理图完成 设计输入，计算机显示界面如图9.4.3（a）所示；采用Verilog 语言输入方式计算机显示界面如图9.4.3（b）所示。 设计仿真 采用Quartus II设计套件对两种输入方式进行仿真，计算机显示界 面如图9.4.3（c）所示。
1．传统的电子设计与PLD设计比较
X A B BC
1）传统的电子设计
第一步，设计电路，画出逻辑图。
A B X C
AB
BC
第二步，选择相应的逻辑元器件，进行正确的连线。 第三步，调试 与测试
A 7404 7408
1 2 3 4 5 6
GND
14 13 12 11 10 9 8
VCC
VCC
1 2 3 4 5 6
输入
GAL结构简图
CPLD的结构
控制信号
I/ O 连 接 端
宏单元 可 编 程 连 接 阵 列
宏单元
I/ O 连 接 端
宏单元
宏单元
图9.3.3 CPLD结构框图
I/ O 连 接 端
I/ O 连 接 端
INPUT/ OE2/ GCLK2
INPUT/ GCLRn
VCCINT
INPUT/ GCLK1
W0
D0
W(2n-1)
Dm
组合电路和时序电路结构的通用形式
9.3 可编程逻辑器件的结构

PLA的基本电路结构 PAL的基本电路结构 GAL的基本电路结构 CPLD的基本电路结构 FPGA的基本电路结构
PLA的基本电路结构 阵列
可编程“与”阵列+可编程“或”
PAL的基本电路结构 可编程“与”阵列+ 固定“或” 阵列
进入语言编辑界面就可以通过编写VHDL或Verilog语言输入设计。
2. 通过软件对设计输入进行综合 将原理图或HDL语言描述综合为二进制文件，该二进制文件可 以准确地描述要实现的逻辑电路，将该二进制文件下载的PLD器 件内，通过编程可以改变PLD内部的电气连接，从而实现所需的 特定功能。这样一片PLD芯片就可以实现数以百计或千计的数字 逻辑IC才能实现的功能。 3. 对综合后的文件进行功能仿真 波形仿真器可以对所设计的项目进行仿真，从而检查逻辑功能 的正确性，用来进行设计项目的逻辑功能检查，如果波形仿真 结果是准确的，就可以将设计下载到PLD器件中。并通过实际输 入和输出的状态进行测试。
第9章 可编程逻辑器件

9.1 引言 9.2 可编程逻辑器件的发展
9.3 可编程逻辑器件的结构
9.4 用可编程逻辑器件实现基本逻辑电路

9.5 ALTERA公司可编程逻辑器件的编程
和配置
9.1 引言
1. 数字集成电路的分类 从功能上有分为通用型、专用型两大类
2. PLD的特点 按通用器件来生产，但逻辑功能是由用户通 过对器件编程来设定的