某计算机的主存地址空间中

某计算机的主存地址空间中，从地址0000H 到3FFFH 为ROM 存储区域，从4000H 到5FFFH 为保留地址区域，暂时不用，从6000H 到FFFFH 为RAM 地址区域。

RAM 的控制信号为CS#和WE#，CPU 的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：
(1) 如果ROM 和RAM 存储器芯片都采用8K×1的芯片，试画出存储器与CPU 的连接图。

(2) 如果ROM 存储器芯片采用8K×8的芯片，RAM 存储器芯片采用4K×8的芯片，试画出存储器与CPU 的连接图。

(3) 如果ROM 存储器芯片采用16K×8的芯片，RAM 存储器芯片采用8K×8的芯片，试画出存储器与CPU 的连接图。

ramsel43-8译码ramsel0romsel1romsel0…A 15-13
A 15-0A 12-0
RAM RAM ROM ROM OE#MREQ#R/W#CPU
D 7~D 0 A C
E 8K ×1×8片D WE A CE 8K ×1×8片D WE A CE
8K ×1×8片D A CE 8K ×1×8片D
ramsel4
3-8译码
ramsel0
romsel1romsel0
…
A 15-13
A 15-0A 12
A 12
A 11-0
RAM
RAM
ROM
OE#MREQ#R/W#CPU D 7-D 0
A CE
4K ×8
WE* D
A CE 4K ×8WE* D A CE 4K ×8
WE* D
A CE 4K ×8WE* D A CE 8K ×8
D
A CE 8K ×8
D
ramsel4
3-8译码
ramsel0
romsel1romsel0
…
A 15-13
A 15-0A 12-0
RAM
RAM
ROM
OE#MREQ#R/W#CPU D 7~D 0 A CE
8K ×8
WE* D
A CE
8K ×8
WE* D
A CE
16K ×8
D
一． 假设主存只有a,b,c 三个页框，组成a 进c 出的FIFO 队列，进程访问页面的序
列是0，2，5，4，5，2，5，2，3，5，2，4号。

用列表法求采用FIFO+LRU 替换策略时的命中率。

（10分） 【解】
求解表格如下所示
二． 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB) 5个
过程段，共有15条指令连续输入此流水线。

（1）画出流水处理的时空图，假设时钟周期为100ns 。

（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

（10分） 【解】 （1）
S I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15
WB 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
MEM 1 2 3 4 5 6 7 8
9 10 11 12 13 14 15
EX 1 2 3 4 5 6 7 8
9 10 11 12 13 14 15
ID 1 2 3 4 5 6 7 8
9 10 11 12 13 14 15
IF
1 2 3 4 5
6 7 8 9 10 11 12 13 14 15
1 2 3 4 5 6
7
8
9 10 11 12 13 14 15 16 17 18 19
T
（2）
若T 取15个周期，输入15条指令，输出11条指令，
则吞吐率 = 11 / (15*100ns) = 11 / (15*100*10-9 s) =7.3*106
条指令/秒 = 7.3 MIPS 若T 取19个周期，输入19条指令，输出15条指令，
则吞吐率 = 15 / (19*100ns) = 15 / (19*100*10-9 s) =7.9*106
条指令/秒 = 7.9 MIPS
页面访问序列 0 2 5 4 ⑤ ② ⑤ ② 3 ⑤ ② 4
命中
率 a 0 2 5 4 ⑤ ② ⑤ ② 3 ⑤ ② 4 6/12= 50% b 0 2 ⑤ 4 ⑤ ② 5 2 3 5 2 c 0 2 ② 4 4 4 ⑤ ② 3 5 命中 命中 命中 命中 命中 命中。