利用键合线提高ESD保护电路射频性能

封装、检测与设备
Package ，櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶Test and Equipment DOI ：10.3969/j.issn.1003－353x.2011.10.015
基金项目：江苏省科技支撑计划工业部分重点项目（BE2010129）
利用键合线提高ESD 保护电路射频性能的研究
杨涛1，李昕1，陶煜1，陈良月1，高怀
1，2
（1.东南大学苏州研究院高频高功率器件与集成技术研究中心，江苏苏州215123；
2.东南大学国家ASIC 系统工程中心，南京210096）摘要：提出了一种利用键合线提高ESD 保护电路射频性能的新型片外ESD 保护电路结构。

该新型结构在不降低ESD 保护电路抗静电能力前提下，提高了ESD 保护电路射频性能。

针对一款达林顿结构ESD 保护电路，制作了现有ESD 保护电路结构和新型ESD 保护电路结构的测试板级电路，测试结果表明：两种ESD 保护电路结构的抗静电能力均达到20kV ，现有ESD 保护电路结构在0 4.3GHz 频段内衰减系数均小于1dB ，反射损耗系数均小于－10dB ，最高工作频率为4.3GHz ；新型ESD 保护电路结构在0 5.6GHz 频段内衰减系数均小于1dB ，反射损耗系数均小于－10dB ，最高工作频率为5.6GHz 。

关键词：ESD 保护电路；键合线；新型结构；抗静电能力；射频性能中图分类号：TN305.96文献标识码：A 文章编号：1003－353X （2011）10－0804－05
Research of Improving Radio-Frequency Performance of ESD Protection
Circuit by Bonding Wire
Yang Tao 1，Li Xin 1，Tao Yu 1，Chen Liangyue 1，Gao Huai 1，
2
（1.High Frequency ＆High Power Device and Integrated Technology Research Center ，Suzhou Research Institute ，
Southeast University ，Suzhou 215123，China ；
2.National ASIC System Engineering Center ，Southeast University ，Nanjing 210096，China ）
Abstract ：A novel off-chip ESD protection circuit structure was proposed to improve the radio-frequency performance of ESD protection circuit using bonding wire.The novel structure can improve the radio-frequency performance without decreasing the electrostatic prevention ability.The test circuits of both current and novel ESD protection circuit structures were completed ，according to the ESD protection circuit of Darlington structure.The results show that the electrostatic prevention ability of the two structures are both up to 20kV.The current ESD protection circuit structure exhibits an attenuation coefficient of less than 1dB and a reflection coefficient of less than －10dB while operated over the frequency range from DC to 4.3GHz ，and its maximum operating frequency is 4.3GHz.The novel circuit structure exhibits an attenuation coefficient of less than 1dB and a reflection coefficient of less －10dB while operated over the frequency range from DC to 5.6GHz ，and its maximum operating frequency is 5.6GHz.
Key words ：ESD protection circuit ；bonding wire ；novel structure ；electrostatic prevention ability ；radio-frequency performance
EEACC ：0170J
杨涛等：利用键合线提高ESD
櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
保护电路射频性能的研究
0引言
射频集成电路和射频系统的快速发展对ESD
保护电路提出了更高的要求。

然而随着工作频率越来越高，ESD保护电路的寄生电容对被保护电路性能影响越来越严重，ESD保护电路的设计面临严重挑战［1－2］。

ESD保护电路处于关闭状态时，射频信号经过ESD保护电路时的频率响应特性称为ESD保护电路的射频性能。

在射频电路与系统的应用中，不仅要求ESD保护电路具有高的抗静电能力，也要有良好的射频性能，然而ESD保护电路的抗静电能力与ESD保护电路的寄生电容值成正比，ESD保护电路的射频性能与ESD保护电路的寄生电容值成反比。

为了满足ESD保护电路射频性能的要求，目前往往采用减小ESD保护电路寄生电容的方法实现，但这同时也降低了ESD保护电路的抗静电能力。

片外ESD保护电路是应用于系统级或电路级的保护电路。

在不降低片外ESD保护电路抗静电能力的前提下，为了提高其射频性能，本文提出了一种新型连接结构，该结构可以使片外ESD保护电路同时满足抗20kV的IEC61000－4－2ESD脉冲和最高5.6GHz的工作频率性能指标，在无线通信、宽带射频系统的ESD防护应用领域具有非常重要的意义。

1ESD保护电路原理分析
射频ESD保护原理是利用低阻抗电流旁路通道安全地泄放ESD脉冲，并且把输入输出端口电压钳位在足够低的电平以避免介质击穿［3］。

显然，ESD保护电路和被保护核心电路之间存在着相互作用，这种相互作用会使射频电路性能降低甚至不能正常工作［4］。

ESD保护电路可以用其寄生电容C
ESD
等效，设计应用于射频集成电路与系统中的ESD保护电路的主要工作之一就是尽可能减小其寄
生电容C
ESD
，以获得良好的射频性能。

然而ESD
保护电路的抗静电能力正比于寄生电容C
ESD
，致使ESD保护电路无法同时获得高的抗静电能力和良好的射频性能。

现有的片外ESD保护电路结构如图1（a）所
示，ESD保护电路为单端口接入结构，直接加载到端口附近的50Ω传输线上。

其等效电路模型如图1（b）所示，图中电感L
B
为键合线的寄生电感，电容
C
ESD
为ESD保护电路的寄生电容，现有片外ESD保护电路等效为二阶LC串联谐振网络。

这种加载方式操作简单，但是当ESD保护电路寄生电容与封装键合线寄生电感串联谐振时，此时ESD保护电路阻抗最小，如果射频集成电路的工作带宽包括该谐振频率或者在该谐振频率附近时，射频集成电路中的部分射频信号会通过ESD电路旁路到地，降低电路的输出功率、增益、效率等射频性能。

图1现有片外ESD保护电路
Fig.1Current off-chip ESD protection circuit 串联谐振频率的计算公式为
f=
1
2πL
B
C
槡ESD
（1）由式（1）可知，在ESD电路寄生电容确定的情况下，为避免ESD保护电路在射频集成电路工作频带内串联谐振，降低电路射频性能，有两个方案可以参考。

方案一的工作原理是增大键合线寄生电感，将ESD电路的波陷点移至到低频段，使其在高频段具有良好的射频性能。

从原理分析来看，该方案确实消除了高频段内的波陷影响。

但是，当ESD电路泄放大电流时，键合线寄生电感会承载一
杨涛等：利用键合线提高ESD 櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶保护电路射频性能的研究
部分压降，导致ESD 电路的箝位电压不稳定。

另一种方案就是减小键合线寄生电感，提高谐振频
率，拓展ESD 电路的工作频率范围［5］。

目前业界大多采用第二种方案，通过减小键合线长度或者并
联键合线等方法来减小键合线寄生电感，拓展其工作频率范围。

然而由于封装外壳尺寸的限制，谐振频率点的提高遇到瓶颈。

为了能够进一步提高ESD 电路的射频性能，本文考虑到封装键合线的寄生电感，提出了一种新型的片外ESD 保护电路结构。

新型片外ESD 保护电路结构如图2（a ）所示。

图2新型片外ESD 保护电路
Fig.2
Novel off-chip ESD protection circuit
新型的片外ESD 保护电路结构为双端口接入结构，两个端口分别连接至被保护电路端口附近50Ω传输线的两端。

该结构消除了ESD 支路上的键合线电感阻抗所产生的压降，因此确保了ESD 电路箝位电压的稳定性。

由于新型ESD 保护电路结构的寄生电容同样为C ESD ，因此不会降低ESD 电路的抗静电能力。

新型片外ESD 保护电路的等效电路模型如图2（b ）所示，该结构为对称式三阶低通LC 滤波结构，在电容C ESD 和电感L B 不变的情况下，相对于二阶串联谐振LC 滤波结构，其衰减特性明显改善。

新型片外ESD 保护电路的等效电路模型如图2（b ）所示，该结构为对称式三阶低通LC 滤波结构，对其传输函数进行近似处理，得到－3dB 衰减频率为
f =1
2π12L B C
槡
ESD
（2）
由式（1）和（2）可知，三阶LC 低通滤波结构的－3dB 衰减频率是串联谐振结构谐振频率的槡
2倍，因此新型片外ESD 保护电路结构大大提高了ESD 电路的射频性能。

此外，在50Ω射频系统中，现有ESD 保护电路结构与新型ESD 保护电路结构在Smith 圆图中的阻抗变化曲线如图3所示，通过合理设置键合线寄生电感值，新型ESD 保护电路结构可以使ESD 保护电路与50Ω射频系统在所需频点阻抗完全匹配，从新型片外ESD
保护电路两
端口看进去的阻抗均为50Ω［6］。

图3
ESD 保护电路结构的阻抗变换
Fig.3
Impedance transformations of ESD protection circuit
2测试结果
为验证新型结构对于提高ESD 保护电路射频性能的可行性，本课题采用实验室的一款基于2μm InGaP /GaAs HBT 工艺的达林顿结构ESD 保护电路，其寄生电容为0.7pF ，具有抗20kV 的IEC61000－4－2ESD 脉冲的抗静电能力，箝位电压为9V 。

基于这款ESD 保护电路，分别制作了两种采用不同封装键合线连接结构的ESD 测试板级电路，测试电路如图4所示，测试电路中的键合线为直径25μm 的金键合线，采用的设备为手工键合线机器，键合线长度以及拱高误差可以控制在10%以内。

为了便于对比并考虑到实际封装中键合线的物理尺寸，所用键合线长度均为（1000ʃ100）μm ，键合线拱高H 均为（400ʃ40）μm ，图5为新型ESD 保护电路结构的实物照片。

杨涛等：利用键合线提高ESD 櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶
保护电路射频性能的研究
2.1抗静电能力测试
采用安捷伦公司的基于IEC 61000－4－2模型标准的静电发生器ESD －30G 来测量这两种结构的抗静电能力。

对测试板级电路接头进行接触放电，当加载的ESD 脉冲电压超过20kV 时，两种结构ESD 保护电路均产生不可恢复的物理损坏，其损坏效果图6ESD 保护电路损坏图片
Fig.6
Picture of the damaged ESD protection circuit
如图6所示。

通过抗静电能力测试可知，新型片外ESD 保护电路结构相对现有的片外ESD 保护电路
结构并不会降低片外ESD 保护电路的抗静电能力。

2.2
射频性能测试
S 参数是衡量射频电路或系统频率响应最为重
要的指标，其中S 21用于衡量信号传输时的衰减特性，S 11用于衡量信号传输时的反射损耗特性或者匹配特性。

图7（a ）和（b ）分别为0.1 10GHz 频段内现有片外ESD 保护电路结构和新型片外ESD 保护电路结构下测得的小信号频率响应曲线，采用Agilent 网络分析仪N5230C 测得。

从图7（a ）中可以得到，谐振频率为6.4GHz ，最高工作频率为4.3GHz ，在0 4.3GHz 的频段内衰减系数均小于1dB ，反射损耗系数均小于－10dB ；从图7（b ）中可以得到，－3dB 衰减频率为8.4GHz ，最高工作频率为5.6GHz ，除在2.8 3.7GHz 处的反射损耗系数略有凸起，在0 5.6GHz 的频段内衰减系数均小于1dB ，反射损耗系数均小于－10dB ，凸起的部分是由测试板上传输线分布式寄生LC 参
图7
ESD 保护电路频率响应特性
Fig.7
Frequency response characteristic of the off-chip
ESD protection circuit
杨涛等：利用键合线提高ESD 櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶保护电路射频性能的研究
数所引起，可以通过去嵌入校准消除。

图7（b ）的－3dB 衰减频率值约为图7（a ）中谐振频率值的1.3倍，与理论计算得到的槡
2倍基本吻合，产生偏差的主要原因：①两种结构中的键合线长度和拱高无法做到完全一样，会存在一定误差；②两种结构所用的测试板寄生参量也会对结果产生一定的误差。

为进一步分析键合线寄生电感对ESD 保护电路射频性能的影响，本文在键合线拱高为定值（400ʃ40）μm 的情况下测试了不同键合线长度时，两种片外ESD 保护电路结构的最高工作频率，如图8所示，图中实线为新型片外ESD 保护电路结构的最高工作频率曲线；虚线为现有片外ESD 保护电路结构的最高工作频率曲线。

当键合线长度从1000μm 增加到3500μm ，现有结构的最高工作频率从4.3GHz 降低到2.8GHz ，新型结构的最高工作频率从5.6GHz 降低到4.4GHz 。

而键合线两端点距离相同时
，新型结构的最高工作频率明显高于现有结构的最高工作频率。

图8
两种ESD 保护电路结构的最高工作频率随键合线
长度（l ）的变化
Fig.8Variations of the maxmum frequency of two ESD
protection circuit structure with bonging wire length
以上测试分析可知，在不降低ESD 保护电路抗静电能力的前提下，相对于现有片外ESD 保护电路结构，新型片外ESD 保护电路结构大大提高了ESD 保护电路的射频性能。

3结语
ESD 保护电路已经越来越多地被应用于射频集
成电路和射频系统中，本文充分考虑了封装键合线的寄生效应，分析了键合线对ESD 保护电路射频性能的影响及弊端，在现有片外ESD 保护电路连接结构基础上，创新性地提出了一种新型的片外ESD 保护电路连接结构，并用一款ESD 保护电路芯片做了测试验证。

测试结果表明，该新型连接结构在不降低ESD 保护电路抗静电能力的前提下，大大提高了片外ESD 保护电路的射频性能，在射频集成电路和射频系统中具有很强的实用性。

参考文献：
［1］GUAN X ，WANG X ，LIN L ，et al．ESD-RFIC Co-design methodology ［C ］∥Proceedings of IEEE Radio Frequency Integrated Circuits Symposium．Atlanta ，
USA ，2008：467－470．
［2］ITO C ，BANERJEE K ，DUTTON R W．Analysis and
design of distributed ESD protection circuits for high-speed mixed-signal and RF ICs ［J ］．IEEE Transactions on Electron Devices ，2002，49（8）：1444－1454．［3］常昌远，钟锐．ESD 电路与器件［M ］．北京：电子
工业出版社，2008：10－12．
［4］李群春，王乔楠．微波混合集成电路的ESD 设计
［J ］．半导体技术，2010，35（9）：939－943．［5］LIN C Y ，CHU L W ，KER M D ，et al．Self-matched
ESD cell in CMOS technology for 60GHz broadband RF applications ［C ］∥Proceedings of IEEE Radio
Frequency Integrated Circuits Symposium．Anaheim ，
USA ，2010：573－576．
［6］KER M D ，KUO B J．Optimization of broadband RF
performance and ESD robustness by π-model distributed ESD protection scheme ［
C ］∥Proceedings of IEEE Electrical Overstress /Electrostatic Discharge Symposium．Grapevine ，USA ，2004：1－8．
（收稿日期：2011－
04－18）
作者简介：
杨涛（1986—），男，河北邢台人，东南大学在读硕士研究生，研究方向为单片微波集成电路设计；
李昕（1987—），男，江苏南京人，东南大学在读硕士研究生，研究方向为单片微波集成电路设计；
高怀（1961—），男，江苏苏州人，东南大学博士生导师，IEEE 高级会员，研究方向为高频高功率器件及单片微波集成电路设计。