AltiumDesigner设计报错问题总结

合集下载

AltiumDesigner设计报错问题总结

Altiu‎m Desi‎g ner设‎计报错问题‎总结在编译原理‎图时，引脚和连线‎旁边出现很‎多红线，提示err‎o r：signa‎l with‎n odri‎v er。

原理图没有‎加入到Pr‎o ject‎里。

第一次导入‎没问题，但是改了个‎元件的封装‎，在更新一下‎（Desig‎n—Updat‎e SCH），点击导入时‎出现Unk‎o wnPi‎n。

解决方案一‎：把第一张P‎C B删掉，新建一个P‎C B再倒入‎。

解决方案二‎：把改过的元‎件在PCB‎中删除，再倒入。

以上问题本‎应该是没问‎题的，但是可能是‎我们使用的‎盗版软件的‎原因。

用alti‎u mdes‎i gner‎画完图编译‎后，出现几百警‎告，几乎的所有‎的都是Of‎fgrid‎p in 画的图在项‎目中去编译‎，的不能编译‎，如果文件不‎在项目中的‎话，就会出现你‎说的不在网‎络的提示。

你的元件没‎有在原理图‎上真正形成‎电气上的连‎接。

你的元件库‎没有被软件‎别。

没有你建一‎个项目文件‎，把你的原理‎图放在里去‎做编译，这样就不会‎出错了。

是因为你原‎理图中的元‎件引脚尺寸‎和你设置的‎栅格尺寸不‎对应，导致系统无‎法识别而报‎错，引脚长度尺‎寸必需设置‎成栅格尺寸‎的整数倍！！！你把你做的‎原理图元件‎重新再画一‎遍，再编译，问题解决！！!双面板应该‎都有哪些L‎a yer?B otto‎m Laye‎r底层铜皮‎，双面板必须‎要T opLa‎y er顶层‎铜皮，双面板必须‎要T opOv‎e rLay‎e r顶层丝‎印，一般需要，也有节约成‎本不做的。

B otto‎m Over‎L ayer‎底层丝印，一般不需要‎，底层放原件‎的话，也可以加。

T op/Botto‎m Sold‎e rmas‎k顶层底层‎阻焊层，就是“绿油”，一般需要，也有节约成‎本不做的。

M echi‎n ical‎1/4机械层1‎/4，板边以及板‎内开槽，1无金属化‎，4有金属化‎。

Altiumdesigner规则检查常出的问题汇总

Altium desig ner 规则检查常出的问题汇总1.Rule Violations Count违反数2.Short-Circuit Constraint (Allowed=No) (AII),(AII)短路约束二不允许)(全部),(全部)3.Un-Routed Net Constraint ( (All) ) 26Un-Routed净约束(所有)26岁4.Clearanee Constraint (Gap=9mil) (All),(All)间隙约束(间隙=9 mil)(全部),(全部)5.Power Plane Connect Rule(Relief Connect )(Expansion=20mil) (ConductorWidth=10mil) (Air Gap =10mil) (Entries=4) (All)功率平面连接规则(救济连接)(扩展=20 mil)(导体宽=10 mil)(气隙=10 mil)(条目= 4)(全部)06.Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (All)宽度约束(Min = 8 mil)( Max= 20 mil)( 优先15例mil)(全部)问题应该出在你设置和实际的冲突，你的Protel所设置的最小线宽是25mil，最大线宽也是25mil，默认线宽还是25mil，这本没错，但可能是你的某根GN线不是25mil ,或者你用了覆铜，而覆铜的线条(Track Width)也不是25mil，所以才出错！建议在Design的Rule里设置一下Width Constraint 的最大和最小线宽，调整到合适范围，就不会报错了。

7.Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (All)高度约束(Min = 0 mil)( Max = 1000 mil)( 优先=500 mil)( 全部)8.Hole Size Constraint (Min=1mil) (Max=150mil) (All)孔尺寸约束(Min = 1 mil)( Max = 150 mil)( 全部)修改尺寸，设计孔大于你设置的规则的值9.Hole To Hole Clearanee (Gap=6mil) (AII),(AII)洞孔间隙(间隙=6 mil)(全部),(全部)引脚安全间距问题，一般是封装的问题，如果确定封装没问题，这个错误基本你可以忽略。

altiumdesigner常见错误及处理

altiumdesigner常见错误及处理电⽓检测时出现Hole Size Constraint (Min=1mil) (Max=100mil) (All)怎么处理最佳答案导致出现这个错误的原因就是由于你的PCB中钻孔的尺⼨与PCB规则中的设定尺⼨冲突。

解决⽅法有两个：1）更改规则检查内容，不再上报钻孔尺⼨错误冲突。

具体⽅法就是：快捷键 T D 打开规则检查窗⼝，在Rules To Check中，将Hole Size后⾯两个框内的勾去掉，这样就不会再报此类错误。

2）更新钻孔尺⼨规则，让你的钻孔正常化。

具体⽅法是：快捷键 D R 打开规则编辑窗⼝，在Design Rules内找到 Hole Siz e 并双击打开进⾏规则编辑；将最⼤值和最⼩值更改为包含你的PCB上钻孔的最⼤尺⼨和最⼩尺⼨后即可。

un-routed net constraint ( (all) )错误T+D,⼯具⾥⾯的设计规则检查ALTIUM DESIGNER 导⼊PCB时提⽰some nets were not able to matched.Try to match these manualy?具体解决⽅案如下：解决⽅案1：然后新建⼀个PCB⽂件，再次更新的时候就会出现这个问题。

发表⼀下个⼈意见，然后你有更改过原理图的某些⽹络。

你原先更新过⼀次PCB，可以将⼯程中的PCB⽂件删除，在确认封装等没有问题的情况下，再UPDATE PCB DOCUMENT就⾏了兄弟我也是⽤AD6的，是个菜鸟解决⽅案2：刚刚试了⼀下，再UPDATE PCB DOCUMENT就⾏了慢慢摸索吧，有些问题很难说请，可以将⼯程中的PCB⽂件删除，然后新建⼀个PCB⽂件，在确认封装等没有问题的情况下silk to silk (clearance=10mil)报错Altium Designer PCB中显⽰SilkToSilkClearance和Silkscreen ComponentPad Clea rance的距离怎么取消？例如字符间距设置的是0.254mm，PCB 字符之间就会出现<0.254mm这样的⽩⾊字。

ProtelDXP错误总结

ProtelDXP错误总结1、画原理图时，电源部分中，整流桥之前的交流输入怎么画？用贝赛尔曲线：2、如果我一次性没做完，下次又再另一台电脑上接着做的，储存的文件名又不一样，能不能有什么好的方法能让我借用上次的封装库，不让我在电路上重新一个一个的相关联.3、首先我要感谢老师给我的机会让我能把在制版中遇到的问题提出来,我的问题是我在画原理图的过程中,当在我自己的库和软件自带的库中找不到我需要的元气件,我就到老师给的田老师的那两个库去找,但是我把我自己的工程所有的保存了之后打开老师给的那两个库,点了YES后发现我自己的工程不见了,并且库里的六个文件只能出来一个显示在PROJECT上,我只有到FILE里面去找,很麻烦,不知道别人遇到过这种问题没有?有没有解决的办法?谢谢老师了,呵呵.让ProtelDXP中一定要有你的库文件。

4、要做一个三位数码管，用一个方框表示三个数码管和用三个数码管集成一个有区别吗？如图：一个三位：用三个一位集成一个三位：用三个集成一个时，就如做TL084一样，一个芯片里有四个放大器，用三个一位数码管集成一个时，a~dp是公用的引脚，1~3是位选。

这两种方法有没有区别？注意相同部分管脚的连接要一致；5、PCB原理图中器件太多，怎么样找到自己想要的器件？JC ：jump to compent.PCB中的过滤器原理图中的NavigateCTRL + F6、电阻、电容的封装有好多种，它们有什么区别？封装对应的是实际器件，不同的封装是为了满足不同的实际需要，成本，体积，质量等。

7、当我们修改有一个元器件的封装后，但由于该类元器件较多，不想一个一个删除，再添加，该怎么办？更新，8、怎样查找同类元器件？9、怎样布铜？Place\polygon plane;10、当PCB界面小了，怎样扩大它的界面？Design\Board shape\Redefine Board shape11、如何封装六位数码管？查资料，根据管脚间距、管脚数量、管脚直径做封装；12、如何在DXP中彻底删除一个工程？工程上点右键结束工程；13、不是很清楚层的意义，特别是铺铜的时候，在哪一层铺什么线的铜，是不是有严格的规定？搞清楚TOP，BOTTOM，TOP overly，BOTTOM overly，keepout等14、如何给画好的八个数码管为一体的原理图做一个封装？同上11题；15、如何把“Free document”中的内容添加到自己已建的工程中？拖动或添加到工程；16、怎么把PCB版中的电容的体积缩小一些？更改封装；17、问：内层有一层是GND、一层是VCC，那在顶层或底层是否有必要给VCC覆铜？我们平常的双层板是没有内层的；四层板的化，有VCC和GND内层;18、我们电路板上的电源是由电源电路的交流电源稳压过来的直流电压，但在连图时却不知道该将它作为输出还是直接由电压标志表示。

AltiumDesigner（DXP）错误提示解释

Altium‎Design‎e r (DXP) 错误提示解释‎最近设计不少‎电路，遇到一些编译‎错误。

有一些陌生的‎英文看起来不‎是很理解。

收集一下这些‎错误的中英对‎译，需要的时候来‎这里查询。

Ⅰ.Error Report‎i ng 错误报告A：Violat‎i ons Associ‎a ted with Buses 有关总线电气‎错误的各类型‎（共12项）◆bus indice‎s out of range 总线分支索引‎超出范围◆Bus range syntax‎errors‎总线范围的语‎法错误◆Illega‎l bus range values‎非法的总线范‎围值◆Illega‎l bus defini‎t ions 定义的总线非‎法◆Mismat‎c hed bus label orderi‎n g 总线分支网络‎标号错误排序‎◆Mismat‎c hed bus/wire object‎on wire/bus 总线/导线错误的连‎接导线/总线◆Mismat‎c hed bus widths‎总线宽度错误‎◆Mismat‎c hed bus sectio‎n index orderi‎n g 总线范围值表‎达错误◆Mismat‎c hed electr‎i cal types on bus 总线上错误的‎电气类型◆Mismat‎c hed generi‎c s on bus (first index) 总线范围值的‎首位错误◆Mismat‎c hed generi‎c s on bus (second‎index) 总线范围值末‎位错误◆Mixed generi‎c s and numeri‎c bus labeli‎n g 总线命名规则‎错误B：Violat‎i ons Associ‎a ted Compon‎e nts 有关元件符号‎电气错误（共20项）◆Compon‎e nt Implem‎e ntati‎o ns with duplic‎a te pins usage 元件管脚在原‎理图中重复被‎使用◆Compon‎e nt Implem‎e ntati‎o ns with invali‎d pin mappin‎g s 元件管脚在应‎用中和PCB‎封装中的焊盘‎不符◆Compon‎e nt Implem‎e ntati‎o ns with missin‎g pins in sequen‎c e 元件管脚的序‎号出现序号丢‎失◆Compon‎e nt contan‎i ng duplic‎a te sub-parts 元件中出现了‎重复的子部分‎◆Compon‎e nt with duplic‎a te Implem‎e ntati‎o ns 元件被重复使‎用◆Compon‎e nt with duplic‎a te pins 元件中有重复‎的管脚◆Duplic‎a te compon‎e nt models‎一个元件被定‎义多种重复模‎型◆Duplic‎a te part design‎a tors 元件中出现标‎示号重复的部‎分◆Errors‎in compon‎e nt model parame‎t ers 元件模型中出‎现错误的的参‎数◆Extra pin found in compon‎e nt displa‎y mode 多余的管脚在‎元件上显示◆Mismat‎c hed hidden‎pin compon‎e nt 元件隐藏管脚‎的连接不匹配‎◆Mismat‎c hed pin visibi‎l ity 管脚的可视性‎不匹配◆Missin‎g compon‎e nt model parame‎t ers 元件模型参数‎丢失◆Missin‎g compon‎e nt models‎元件模型丢失‎◆Missin‎g compon‎e nt models‎in model files 元件模型不能‎在模型文件中‎找到◆Missin‎g pin found in compon‎e nt displa‎y mode 不见的管脚在‎元件上显示◆Models‎found in differ‎e nt model locati‎o ns 元件模型在未‎知的路径中找‎到◆Sheet symbol‎with duplic‎a te entrie‎s方框电路图中‎出现重复的端‎口◆Un-design‎a ted parts requir‎i ng annota‎t ion 未标记的部分‎需要自动标号‎◆Unused‎sub-part in compon‎e nt 元件中某个部‎分未使用C：violat‎i ons associ‎a ted with docume‎n t 相关的文档电‎气错误（共10项）◆confli‎c ting constr‎a ints 约束不一致的‎◆duplic‎a te sheet symbol‎name 层次原理图中‎使用了重复的‎方框电路图◆duplic‎a te sheet number‎s重复的原理图‎图纸序号◆missin‎g child sheet for sheet symbol‎方框图没有对‎应的子电路图‎◆missin‎g config‎u ratio‎n target‎缺少配置对象‎◆missin‎g sub-projec‎t sheet for compon‎e nt 元件丢失子项‎目◆multip‎l e config‎u ratio‎n target‎s无效的配置对‎象◆multip‎l e top-level docume‎n t 无效的顶层文‎件◆port not linked‎to parent‎sheet symbol‎子原理图中的‎端口没有对应‎到总原理图上‎的端口◆sheet enter not linked‎to child sheet 方框电路图上‎的端口在对应‎子原理图中没‎有对应端口D：violat‎i ons associ‎a ted with nets 有关网络电气‎错误（共19项）◆adding‎hidden‎net to sheet 原理图中出现‎隐藏网络◆adding‎items from hidden‎net to net 在隐藏网络中‎添加对象到已‎有网络中◆auto-assign‎e d ports to device‎pins 自动分配端口‎到设备引脚◆duplic‎a te nets 原理图中出现‎重名的网络◆floati‎n g net labels‎原理图中有悬‎空的网络标签‎◆global‎power-object‎s scope change‎s全局的电源符‎号错误◆net parame‎t ers with no name 网络属性中缺‎少名称◆net parame‎t ers with no value 网络属性中缺‎少赋值◆nets contai‎n ing floati‎n g input pins 网络包括悬空‎的输入引脚◆nets with multip‎l e names 同一个网络被‎附加多个网络‎名◆nets with no drivin‎g source‎网络中没有驱‎动◆nets with only one pin 网络只连接一‎个引脚◆nets with possib‎l e connec‎t ion proble‎m s 网络可能有连‎接上的错误◆signal‎s with multip‎l e driver‎s重复的驱动信‎号◆sheets‎contai‎n ing duplic‎a te ports 原理图中包含‎重复的端口◆signal‎s with load 信号无负载◆signal‎s with driver‎s信号无驱动◆unconn‎e cted object‎s in net 网络中的元件‎出现未连接对‎象◆unconn‎e cted wires 原理图中有没‎连接的导线E：Violat‎i ons associ‎a ted with others‎有关原理图的‎各种类型的错‎误(3项)◆No Error 无错误◆Object‎not comple‎t ely within‎sheet bounda‎r ies 原理图中的对‎象超出了图纸‎边框◆Off-grid object‎原理图中的对‎象不在格点位‎置F：Violat‎i ons associ‎a ted with parame‎t ers 有关参数错误‎的各种类型◆same parame‎t er contai‎n ing differ‎e nt types 相同的参数出‎现在不同的模‎型中◆same parame‎t er contai‎n ing differ‎e nt values‎相同的参数出‎现了不同的取‎值Ⅱ.Compar‎a tor 规则比较A：Differ‎e nces associ‎a ted with compon‎e nts 原理图和PC‎B上有关的不‎同(共16项) ◆Change‎d channe‎l class nam e 通道类名称变‎化◆Change‎d compon‎e nt class name 元件类名称变‎化◆Change‎d net class name 网络类名称变‎化◆Change‎d room defini‎t ions 区域定义的变‎化◆Change‎d Rule 设计规则的变‎化◆Channe‎l classe‎s with extra member‎s通道类出现了‎多余的成员◆Compon‎e nt classe‎s with extra member‎s元件类出现了‎多余的成员◆Differ‎e nce compon‎e nt 元件出现不同‎的描述◆Differ‎e nt design‎a tors 元件标示的改‎变◆Differ‎e nt librar‎y refere‎n ces 出现不同的元‎件参考库◆Differ‎e nt types 出现不同的标‎准◆Differ‎e nt footpr‎i nts 元件封装的改‎变◆Extra channe‎l classe‎s多余的通道类‎◆Extra compon‎e nt classe‎s多余的元件类‎◆Extra compon‎e nt 多余的元件◆Extra room defini‎t ions 多余的区域定‎义B：Differ‎e nces associ‎a ted with nets 原理图和PC‎B上有关网络‎不同（共6项）◆Change‎d net name 网络名称出现‎改变◆Extra net classe‎s出现多余的网‎络类◆Extra nets 出现多余的网‎络◆Extra pins in nets 网络中出现多‎余的管脚◆Extra rules 网络中出现多‎余的设计规则‎◆Net class with Extra member‎s网络中出现多‎余的成员C：Differ‎e nces associ‎a ted with parame‎t ers 原理图和PC‎B上有关的参‎数不同（共3项）◆Change‎d parame‎t er types 改变参数类型‎◆Change‎d parame‎t er value 改变参数的取‎值◆Object‎with extra parame‎t er 对象出现多余‎的参数。

AltiumDesigner多个输出相连等问题报错解决方法

AltiumDesigner多个输出相连等问题报错解决方法问题：Altium Designer软件中，项目编译时，Message面板出现，如下错误：Net NetR121_1 contains multiple Output Pins;PC10 contains Output Port and Bidirectional Port objects;EXP_IO1 contains Output Sheet Entry and Bidirectional Sheet Entry objects;PC11 contains Input Port and Bidirectional Port objects解决方法：更改Error/Warning Connection Matrix的设置，从而使上述信息不再错误的形式出现。

具体操作，如下，Project ? Project Options，选择Connection Matrix标签，如下图所示从图中可以看出，Connection Matrix采用不同颜色来标注报告等级，红色表示Fatal Error；橙色表示Error；黄色表示Warning；绿色表示No Report。

利用行列交叉点，来控制相连的输入输出报告等级。

17行，17列，构成上三角矩阵。

改变Connection Matrix的设置，只需鼠标单击相应的交叉点颜色方块，即可改变颜色，从而改变报告等级。

也可以在标签页主区域，右键，在弹出的菜单中，快速设置矩阵中所有violation entries为特定的报告等级，或恢复默认设置，如下图所示。

这些报告等级，在项目编译时，出现在Message面板上。

恢复默认设置，也可以单击左下角的“Set T o Installation Defaults”。

Note：1）使用Project Options中的Error Reporting标签，指定与electrical and drafting violations相关的报告等级。

altium designer6.9遇到问题及总结

altium designer6.9遇到问题及总结问题现状描述:在PCB中布完线后，要将底层的布线和顶层的布线互换，如果实现？处理问题方法:1、把PCB切换到顶层，然后Edit / select / all on layer选择顶层。

2、Edit / selection memory-store ,选择1。

3、然后切换到底层，Edit / select / all on layer选择底层，然后Edit / selection memory-store ，选择2。

4、按F11用全局编辑把底层变为顶层，再Edit / selection memor y-recall，选择1，按F11用全局编辑把顶层变为底层，即可。

问题现状描述:altium designer 6.9 画的pcb，画好后想改线宽，怎样整体加粗啊？处理问题方法:右键，寻找相似属性，在线的那一栏选择same，这就选择好了所有的线，然后更改，选额左下角选择匹配，再更改就ok问题现状描述:altium designer怎么才能不经过原理图直接在空白pcb上加封装然后画线？处理问题方法:一、自己建立网表这种方法一般很少人用，要建立网表，得知道Altium网表的结构，那么就很好弄了；二、直接放元件，直接连接这种方法也是可以的，关键是在画线的时候把Online DRC关掉，就可以随意连线了，但是这种方法画的PCB如果出错了，系统是查不出来的，就看你自己了；三、在PCB里先写上网络名，再放入元件，再指定每个PIN的网络名Design==》Netlist==》Edit Nets在中间Nets In Class那一栏，点击下面的Add，再输入Net Name 点击OK，就把一个网络名建好了。

指定网络，双击元件的Pin在属性里就可以设置这个Pin的Net，这样就可以了。

这种方法的好处是，可以DRC。

四、当有别的格式的原理图时，就更好办了别的格式的原理图，一般都可以转成Alitum格式的，再导入PCB；如果不想转也可以导出Altium支持的网络表，用Altium打开网络表后，利用Show Differences 功能导入到PCB文件里。

altiumdesigner常见问题解答例

Altium Designer 是一款广泛应用于电子设计自动化领域的软件评台，它的使用涉及到许多复杂的技术和概念。

在实际操作中，使用者常常会遇到各种问题和疑惑，下面我将以从简到繁的方式，从多个角度为您解答 altiumdesigner 常见问题。

1. Altium Designer 是什么？Altium Designer 是一款电子设计自动化软件，它提供了完整的电路设计解决方案，包括原理图设计、PCB 设计、FPGA 开发等多个功能模块。

它的特点是集成度高、操作便捷、功能强大，被广泛应用于各种电子产品的设计和开发中。

2. 如何解决 Altium Designer 软件安装问题？在安装Altium Designer 软件时，有时会遇到各种问题，如安装失败、启动错误等。

这可能是由于系统环境不兼容、软件版本不匹配等原因造成的。

解决方法包括检查系统要求、更新最新版本、重新安装等步骤。

3. 如何绘制原理图和布局电路板？在 Altium Designer 中，绘制原理图和布局电路板是使用频率很高的功能。

对于新手来说，可以通过查阅官方文档、观看教学视频、参加培训课程等方式来学习。

在实际操作中，可以借助软件的快捷键和工具栏来简化操作流程，提高效率。

4. 如何处理 Altium Designer 中的元件库问题？在进行电路设计过程中，元件库是非常重要的一环，它直接影响到设计的准确性和效率。

当遇到元件库缺失、错误或不完整的情况时，可以通过手动添加元件、更新元件库、下载第三方元件库等方法来解决。

5. 如何克服 Altium Designer 运行速度慢的问题？随着设计项目的复杂度增加，Altium Designer 的运行速度可能会变得较慢，这会影响到设计效率。

为了解决这一问题，可以尝试升级硬件设备、优化软件设置、简化设计内容等方式来提升运行速度。

6. 如何解决 Altium Designer 在实际布局过程中出现的设计规则和错误问题？在 PCB 布局设计中，经常会出现设计规则和错误问题，如连线长度不满足、间距不符合等。

AltiumDesigner设计报错问题总结

AltiumDesig ner设计报错问题总结在编译原理图时，引脚和连线旁边出现很多红线，提示error:sig nalwith no driver。

原理图没有加入到Project里。

第一次导入没问题，但是改了个元件的封装，在更新一下（Design-UpdateSCH，点击导入时出现UnkownPin。

解决方案一：把第一张PCB删掉，新建一个PCB再倒入。

解决方案二：把改过的元件在PCBxx删除，再倒入。

以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。

用altiumdesigner画完图编译后，出现几百警告，几乎的所有的都是Offgridpi n 画的图在项目中去编译，的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。

你的元件没有在原理图上真正形成电气上的连接。

你的元件库没有被软件别。

没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。

是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决！！！双面板应该都有哪些Layer?TopLayer顶层铜皮，双面板必须要BottomLayer底层铜皮，双面板必须要TopOverLayer顶层丝印，一般需要，也有节约成本不做的。

BottomOverLayer底层丝印，一般不需要，底层放原件的话，也可以加Top/BottomSoldermask顶层底层阻焊层，就是绿油” 一般需要，也有节约成本不做的。

Mechinica机械层，板边以及板内开槽，1无金属化，4有金属化。

Keepout禁止布线区域，不自动布线的话可以不要。

然而中国的现实是用Keepout做板框成了行规，你要正规地给他们机械层往往还不会做了。

Top/BottomPastemask顶层底层钢板层，如果要批量焊接SMD器件的板子，需要定做钢板，这两层不在PCB上，是生产需要的工装.Multilayer多层，在所有层上都存在的东西，比如直插器件的焊盘，这层一般是必须的，不要试图关闭它。

AltiumDesigner设计报错问题总结

AltiumDesigner设计报错问题总结在编译原理图时，引脚和连线旁边出现很多红线，提示error：signalwithnodriver。

原理图没有加入到Project里。

第一次导入没问题，但是改了个元件的封装，在更新一下（Design—UpdateSCH），点击导入时出现UnkownPin。

解决方案一：把第一张PCB删掉，新建一个PCB再倒入。

解决方案二：把改过的元件在PCB中删除，再倒入。

以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。

用altiumdesigner画完图编译后，出现几百警告，几乎的所有的都是Offgridpin画的图在项目中去编译，的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。

你的元件没有在原理图上真正形成电气上的连接。

你的元件库没有被软件别。

没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。

是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决！！!双面板应该都有哪些Layer?TopLayer顶层铜皮，双面板必须要BottomLayer底层铜皮，双面板必须要TopOverLayer顶层丝印，一般需要，也有节约成本不做的。

BottomOverLayer底层丝印，一般不需要，底层放原件的话，也可以加。

Top/BottomSoldermask顶层底层阻焊层，就是“绿油”，一般需要，也有节约成本不做的。

Mechinical1/4机械层1/4，板边以及板内开槽，1无金属化，4有金属化。

Keepout禁止布线区域，不自动布线的话可以不要。

然而中国的现实是用Keepout做板框成了行规，你要正规地给他们机械层往往还不会做了。

Altium_designer常见的问题

Altium_designer常见的问题Altium_designer常见的问题1、 altium designer如何避免自动布线错误答：尽量少用自动布线。

非要用的话可以先手动布主要的线然后锁定这部分线，开始自动布线，布完后一定要运行各种检测。

确认没错后再保存。

一旦自动布线出错，撤销自动布线的部分，这样会回到手动布线锁定好的状态。

附加答案：单层板?简单点:1.新建PCB工程,在工程下新建PCB文件,将原理图和PCB图放在同一PCB工程下(.PrjPCB),不能是FreeDocuments.保存在同一目录.2.Tools菜单给你的原理图各元件加标号,Design菜单中有Update/Import PCB Document(导入你画的原理图到PCB中)3.Validate Changes/Execute Charges4.没有错误的话,就可以见到你导入的原理图,将Room Sheet1删除,拖动你的元件到你想要的位置.可以进行很多操作,确认/更改.封装/孔径...5.切换到Keep-Out Layer画出布线的范围6.手动布线就可以根据元件间的连线连接,自动的话在Auto Ruto Route菜单选ALL即可,但是注意规则(Edit Rules),如线径/孔/优先等7.Route All2.请问你知道怎样将Altium design winter 09智能布线放到工具栏上吗？每次用的时候都要从tool里进好麻烦。

答：直接使用快捷键T T I岂不是更方便吗？比放到工具栏上更快速有效3.altium designer summer 09怎么没有智能布线功能啊答：有的在tools工具栏下，依照下面路径依次打开Tools >legacy tools>Smart Interactive Routing4，如何将画好的智能布线删除？答：选择tool-un-route——Net 点击即可5. 交互式布线有个优点：它可以自动将旧线取消。

Altium_designer常出现的五个问题解决方案

Altium_designer常出现的五个问题解决方案Altium常见的几个问题解决方案,自己试过可用,编译错误,出现几率较高。

自己整理的文档altium designer常出现的五个问题解决方案在编译原理图时出现一些问题，可以这样解决：1、警报“Duplicate pins in component pin......”的错误，是指原理图出现了重复的管脚号。

注意检查整个原理图上面的元件的管脚是否存在重复，或者管脚没有命名等等。

2、警报“Floating power object........”的错误，是指power目标是浮动的，没有形成正在的电气连接。

检查power或者其他元器件是否连接良好（有时候眼睛看着是连接的，实际是断开的）3、警报“Global power-object gnd at......has been reduced tolocal level by presence of port at....”错误，是指GND是全局的属性。

检查图纸上GND是不是有属性设置不对的。

4、用altium designer画完图编译后，出现几百警告，几乎的所有的都是“Off grid pin”，是指你的元件没有在原理图上真正形成电气上的连接，你的元件库没有被软件别，是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍检查你做的原理图元件是否对齐栅格，或者重新再画一遍，再编译，问题解决5、如何解决Unknown Pin问题？原理图导入PCB时出现很多“unknown pin”警报，是指找不到不知道的pin.在pcb界面里面，找到“设计”》“网络表”，然后删除所有net网络，然后再到原理图界面中重新导入一次即可解决。

Altium_designer常出现的五个问题解决方案

altium designer常出现的五个问题解决方案
在编译原理图时出现一些问题，可以这样解决：
1、警报“Duplicate pins in component pin......”的错误，是指原理图出现了重复的管脚号。

注意检查整个原理图上面的元件的管脚是否存在重复，或者管脚没有命名等等。

2、警报“Floating power object........”的错误，是指power目标是浮动的，没有形成正在的电气连接。

检查power或者其他元器件是否连接良好（有时候眼睛看着是连接的，实际是断开的）
3、警报“Global power-object gnd at......has been reduced to local level by presence of port at....”错误，是指GND是全局的属性。

检查图纸上GND是不是有属性设置不对的。

4、用altium designer画完图编译后，出现几百警告，几乎的所有的都是“Off grid pin”，是指你的元件没有在原理图上真正形成电气上的连接，你的元件库没有被软件别，是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！
检查你做的原理图元件是否对齐栅格，或者重新再画一遍，再编译，问题解决！！！
5、如何解决Unknown Pin问题？
原理图导入PCB时出现很多“unknown pin”警报，是指找不到不知道的pin.
在pcb界面里面，找到“设计”》“网络表”，然后删除所有net网络，然后再到原理图界面中重新导入一次即可解决。

AD（altiumDesigner）使用问题总结常用快捷键操作总结

AD（altiumDesigner）使⽤问题总结常⽤快捷键操作总结重新使⽤ad，遇到了不少问题，记录如下：1、现象：原理图元件不能旋转，按空格键旋转时，元件右下⾓出现绿⾊⼩钩，需点击“ENTER”键后才能在正常旋转元件。

⽹上查询答案：在DXP-->Preference-->Schematic-->Graphical Editing-->Options-->Always Drag 把勾去掉。

原因是，平时我们的bai操作是 “MOVE”，⽽在新版的ADdu种，默认的操作却是 “Drag”，才导致了不能旋转，以及器件链接的信号线也会跟着⾛。

2、PCB布线时⾼亮⽹络线（单个⽹络线：Ctrl+单击⿏标左键，⾼亮多个⽹络线：Ctrl+Shift+单击⿏标左键）。

⾼亮后取消：Ctrl+快速双击⿏标左键。

3、切换图层或单层显⽰：Shift+s4、打泪滴：t+e5、元器件换层：⿏标左键按住不放+L6、清除错误标识：T+M7、mil单位和mm单位间切换：q8、原理图中搜索元器件：e->j->c（依次按：e、j、c）、pcb图中搜索元器件：j->c（依次按：j、c）9、PCB布线画线类型切换：按住shift+单击空格键10、批量修改丝印⼤⼩：⿏标左键单击，选中要修改的⼀个丝印->⿏标右键单击弹出选项框->单击“Find Similar Objects”->⽐如选中“Text Heigth”右边框默认是“any”，点击进去，选择“Same”选择好了后点击最下⾯的“apply”按钮，可看到相同Text Heigth的丝印都被选中了。

点击“OK”键进⼊修改界⾯。

注意：修改时，每修改好⼀个参数，点击⼀次“enter”执⾏完成修改。

11、修改原理图栅格颜⾊：DXP->Preferences->Grids->Grid Color。

12、设置⽹络标号的作⽤域：project->Project Option->Options->Net Identifier Scope。

altium designer的问题

相信很多人在使用DXP和AD的时候，都遇到过Unknown Pin 和Failed to add class member 的问题，我也遇到了，经过实验发现新建个PCB就可以解决这些问题，网上的常见做法也是这样的。

但是很多时候新建PCB就要放弃前面已经布局布线了一半的样本，实在是费时又劳神。

所以我在想既然是报错，肯定有办法解决，于是就研究了下发现了如下解决办法。

希望对大家能有帮助。

出现这个提示是因为现在的PCB里已经含有net的，只需要先删除所有现在板子上的net，然后再导入就不会出现这个提示。

现在暂时不用管。

点继续。

同上，不管继续。

如何解决Unknown Pin问题，其实很简单，跟上面讲的一样，只需要删除现在PCB板子上所有的net就行了。

具体如下做。

删掉以后，再导入就会发现，从第2图开始一直到Unknown Pin的问题已经解决了。

不会再出现那些提示和红x了。

下面说如何解决ADD Component Classes出错的问题。

提示是Failed to add class member：xxx 现象如下，解决方法见后。

删掉以后，就只剩下一个All的Component Classes了，然后再重新导入就会发现，问题完美解决。

－－－－－－－－－－－－－－－－－－－－－－
后记：
最近，遇到一个Unknown pin的问题，用以上的方法解决不了。

后来，查看PCB的时候发现，某些封装的引脚次序与原理图封装的引脚次序不一样，所以导致部分引脚与原理图对应不上，结果就是将原理图导入PCB时，相应的网络消失了。

dxp原理图常见错误

原理图常见错误principle of common mistakes1、ERC报告管脚没有接入信号ERC report no access to signal pins1）创建封装时给管脚定义了I/O属性creation package to the pin at the definition of I/O attribute 2）创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上。

create components or modify components placed inconsistent grid attributes, and the lines do not pin connection;3）创建元件时pin方向反向，必须非pin name端连线。

create components reverse direction when the pin, non-name-pin connections.2、元件跑到图纸界外：没有在元件库图表纸中心创建元件。

components went to the drawings profession : no paper charts component library center components.3、创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。

the creation of the document network table works only partially transferred PCB : netlist generation did not choose to global.4、当使用自己创建的多部分组成的元件时，千万不要使用annotate. When the use of their own creation, multi-component element, we must use annotate.PROTEL DXP2004 DRC 中英文对照一、Error Reporting 错误报告1、Violations Associated with Buses 总线电气错误（共12项）1）bus indices out of range 总线分支索引超出范围2）Bus range syntax errors 总线范围的语法错误3）Illegal bus range values 非法的总线范围值4）Illegal bus definitions 定义的总线非法5）Mismatched bus label ordering 总线分支网络标号错误排序6）Mismatched bus/wire object on wire/bus 总线/导线错误的连接导线/总线7）Mismatched bus widths 总线宽度错误8）Mismatched bus section index ordering 总线范围值表达错误9）Mismatched electrical types on bus 总线上错误的电气类型10）Mismatched generics on bus (first index) 总线范围值的首位错误11）Mismatched generics on bus (second index) 总线范围值末位错误12）Mixed generics and numeric bus labeling 总线命名规则错误2、Violations Associated Components 元件符号电气错误（共20项）1）Component Implementations with duplicate pins usage 元件管脚在原理图中重复被使用2）Component Implementations with invalid pin mappings 元件管脚在应用中和PCB封装中的焊盘不符3）Component Implementations with missing pins in sequence 元件管脚的序号出现序号丢失4）Component contaning duplicate sub-parts 元件中出现了重复的子部分5）Component with duplicate Implementations 元件被重复使用6）Component with duplicate pins 元件中有重复的管脚7）Duplicate component models 一个元件被定义多种重复模型8）Duplicate part designators 元件中出现标示号重复的部分9）Errors in component model parameters 元件模型中出现错误的的参数10）Extra pin found in component display mode 多余的管脚在元件上显示11）Mismatched hidden pin component 元件隐藏管脚的连接不匹配12）Mismatched pin visibility 管脚的可视性不匹配13）Missing component model parameters 元件模型参数丢失14）Missing component models 元件模型丢失15）Missing component models in model files 元件模型不能在模型文件中找到16）Missing pin found in component display mode 不见的管脚在元件上显示17）Models found in different model locations 元件模型在未知的路径中找到18）Sheet symbol with duplicate entries 方框电路图中出现重复的端口19）Un-designated parts requiring annotation 未标记的部分需要自动标号20）Unused sub-part in component 元件中某个部分未使用3、violations associated with document 文档电气错误（共10项）1）conflicting constraints 约束不一致的2）duplicate sheet symbol name 层次原理图中使用了重复的方框电路图3）duplicate sheet numbers 重复的原理图图纸序号4）missing child sheet for sheet symbol 方框图没有对应的子电路图5）missing configuration target 缺少配置对象6）missing sub-project sheet for component 元件丢失子项目7）multiple configuration targets 无效的配置对象8）multiple top-level document 无效的顶层文件9）port not linked to parent sheet symbol 子原理图中的端口没有对应到总原理图上的端口10）sheet enter not linked to child sheet 方框电路图上的端口在对应子原理图中没有对应端口4、violations associated with nets 网络电气错误（共19项）1）adding hidden net to sheet 原理图中出现隐藏网络2）adding items from hidden net to net 在隐藏网络中添加对象到已有网络中3）auto-assigned ports to device pins 自动分配端口到设备引脚4）duplicate nets 原理图中出现重名的网络5）floating net labels 原理图中有悬空的网络标签6）global power-objects scope changes 全局的电源符号错误7）net parameters with no name 网络属性中缺少名称8）net parameters with no value 网络属性中缺少赋值9）nets containing floating input pins 网络包括悬空的输入引脚10）nets with multiple names 同一个网络被附加多个网络名11）nets with no driving source 网络中没有驱动12）nets with only one pin 网络只连接一个引脚13）nets with possible connection problems 网络可能有连接上的错误14）signals with multiple drivers 重复的驱动信号15）sheets containing duplicate ports 原理图中包含重复的端口16）signals with load 信号无负载17）signals with drivers 信号无驱动18）unconnected objects in net 网络中的元件出现未连接对象19）unconnected wires 原理图中有没连接的导线5、Violations associated with others原理图错误(3项)1）No Error 无错误2）Object not completely within sheet boundaries 原理图中的对象超出了图纸边框3）Off-grid object原理图中的对象不在格点位置6、Violations associated with parameters 参数错误1）same parameter containing different types 相同的参数出现在不同的模型中2）same parameter containing different values 相同的参数出现了不同的取值二、Comparator 规则比较1、Differences associated with components 原理图和PCB的不同(共16项)1）Changed channel class name 通道类名称变化2）Changed component class name 元件类名称变化3）Changed net class name 网络类名称变化4）Changed room definitions 区域定义的变化5）Changed Rule 设计规则的变化6）Channel classes with extra members 通道类出现了多余的成员7）Component classes with extra members 元件类出现了多余的成员8）Difference component 元件出现不同的描述9）Different designators 元件标示的改变10）Different library references 出现不同的元件参考库11）Different types 出现不同的标准12）Different footprints 元件封装的改变13、Extra channel classes 多余的通道类14、Extra component classes 多余的元件类15、Extra component 多余的元件16、Extra room definitions 多余的区域定义（二）Differences associated with nets 原理图和PCB上有关网络不同（共6项）1、Changed net name 网络名称出现改变2、Extra net classes 出现多余的网络类3、Extra nets 出现多余的网络4、Extra pins in nets 网络中出现多余的管脚5、Extra rules 网络中出现多余的设计规则6、Net class with Extra members 网络中出现多余的成员（三）Differences associated with parameters 原理图和PCB上的参数不同（共3项）1、Changed parameter types 改变参数类型2、Changed parameter value 改变参数的取值3、Object with extra parameter 对象出现多余的参数【Violations Associated with Components】——元件电气错误类型1、【Component Implementation with duplicate pins usage】：原理图中元件的管脚被重复使用了。