微机原理与接口技术(第二章)
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理与接口技术第二章
系统扩展接口设计 CPU一般由寄存器阵列RS、算术逻辑运算单元ALU、控制器和内部总线及 缓冲器组成。 寄存器是CPU内部的存储单元，作用是暂存需 要反复使用的数据。 寄 存 器
用寄存器 用寄存器 的 ， 。 用的是 数器PC， 一 ， 寄存器 的 IP， 是要 存 一 要 一 用寄存器 用寄存器用 暂存数据、 作数 。
系统扩展接口设计
注意 8个通用寄存器一般均可用来存放指令的操作数或保存运算结果，但是在某些 中又必须专用某个寄存器，如I/O操作时必须使用AX，循环指令中必须使用CX。 指针和变址实际上是相同的概念，都是存储单元地址，一般指令中用来存放存储单 元的地址可作用BX、BP、DI之一，但字符串操作指令中必须使用SI和DI，而堆栈 操作中必须使用SP来存放栈顶单元地址。 2、段寄存器 段寄存器是专用寄存器，用在存储器访问时存放段的基址。 3、控制寄存器 （1）指令指针寄存器 指令指针寄存器IP中存放着下一条要取出指令的偏移地址，它具有自动加1 功能，每取出1B的指令机器码，它就自动加1，使它指向下一个要取的内存单 元。这个寄存器由CPU内部使用，CPU正是利用此寄存器才确保程序中的指令 能依次执行。程序中不可访问此寄存器，但某些指令具有隐含改变IP的功能， 如转移、循环、调用子程序等指令。 （2）标志寄存器在其它章节详述
系统扩展接口设计
1、PC=00H，从地址00H处取一条指令。设第一条指令占2B，取出后PC自动加2。 CPU随后执行所取指令，指令操作码指出应将操作数3放入累加器A内。 2、PC=02H，从地址02H处取一条指令。设第二条指令占2B，取出后PC自动 加2。CPU随后执行刚才所取指令，指令操作码指出应将操作数5与累加器A的 内容相加，并将结果8暂存A内。 3、PC=04H，从地址04H处取一条指令。设第三条指令占2B，取出后PC自动加2 。CPU随后执行刚才所取指令，指令操作码指出应将累加器A内容与操作数1相 减，结果7暂存在A内。 4、PC=06H，从地址06H处取一条指令。设第四条指令占2B，取出后PC自动 加2。CPU随后执行刚才所取指令，指令操作码指出应将累加器A中内容保存到 操作数所指定的内存单元中。 5、PC=08H，从地址08H处取一条指令。设第五条指令占1B，取出后PC自动加 1。CPU随后执行刚才所取指令，该指令无操作数，指令操作码指出CPU应暂 停，故CPU不再往下取指令。
微机原理与接口技术 第2章
二. 存储器容量: 存储器由若干“存储单元”组成，每一单元存放 一个“字节”的信息。 10000101 1字节（Byte)即为8位二进制数 2字节即为1个“字”(word) 4字节即为1个“双字”(Dword) 1K容量为1024个单元 1M=1024K=1024*1024单元 1G=1024M
术语： “读”：即输入,信息从外部→CPU “写”：即输出,信息从CPU→外部 “读内存”：从存储器取信息→CPU “写内存”：信息写入存储器
2.2
计算机系统中的存储器基础知识
(含教材第1章和第7章的相关内容)
一.分类: 存 主存储器:RAM、ROM (EPROM) 储 辅助存储器:磁盘、光盘 器 高速缓冲存储器
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
C P
U
存储器
存储器
I/O接口
① 以CPU为核心通过3条总线连接存储器、I/O接口 存储器:指系统的主存储器，简称为内存。 用来存放程序、数据
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
读存储器过程
C P U 地 址 线
1 0 0 1 0 0 01 1 0 1 0 0
A12 A11
0000H 0001H
地 址 译 码 器
A0
1234H
数据线
89H89HC PU 数 据 线1FFFH
存储器
读写控制电路
存储器读命令
CPU控制线
CPU通过地址线发出地址； 由地址译码器对地址进行“翻译”, 选中某一存储单元 CPU发出存储器读命令, 某一存储单元的内容送往CPU数据线。
第二章
微机原理与接口技术课件第二章
– 段地址寄存器的内容左移4位 + 偏移量→20位的实际物理地址 – 段地址*16 + 偏移量→20位的实际物理地址
•
6个字节的指令队列缓冲器
– 提高CPU的效率
BIU负责执行所有的 8086外部总线周期，提供系 统总线控制信号。
13
2013-7-15
总线接口部件的工作过程
执行部件执行部件euexecutionuniteuexecutionunit1616位的算术逻辑单元位的算术逻辑单元alualu完成算术完成算术逻辑运算和指令要求寻址的单元地址的位移量逻辑运算和指令要求寻址的单元地址的位移量个1616位的通用寄存器位的通用寄存器累加器累加器基址寄存器基址寄存器计数器计数器数据寄存器数据寄存器个1616位的专用寄存器位的专用寄存器spsp堆栈指针寄存器堆栈指针寄存器bpbp基址指针寄存器基址指针寄存器sisi源变址寄存器源变址寄存器didi目的变址寄存器目的变址寄存器eueu控制单元控制单元即cpucpu中的控制器主要由译码和时序电路组成其功能是对指令操作码中的控制器主要由译码和时序电路组成其功能是对指令操作码译码产生各种微操作信号
2013-7-15
(3) 装入/存储体系结构
8
4.CPU的三总线
微处理器是大规模集成电路的CPU，就其外部管脚而言，从8086的40脚到 80286的68脚，再到PII的242脚，管脚的逐步增加，也说明了集成度的增大。 但无论什么型号的CPU，其外部管脚信号线按功能可分为四类：地址总线、 数据总线、控制信号总线、电源线。其中地址总线(AB)、数据总线(DB)、控 制总线(CB)统称为CPU三总线。 地址总线是从CPU发送出去，用来传递地址信息。地址总线的位数决定了 CPU可以直接寻址的内部存储器地址空间的大小，它是单向的。 数据总线的位数是微处理器的一个重要指标，数据总线的位数越大，就意 味着CPU在单位时间内一次传递的数据就越多，数据处理速度就快。 控制总线是用来传递控制信号的，一部分是CPU向外发送给存储器、I/O 接口电路的控制信号，如读、写命令信号，中断响应信号、地址锁存信号等 ；另一部分是外部接口电路给CPU传来的控制信号，如外设准备就绪信号、 中断请求信号等。 三总线的逻辑关系一般是：CPU在工作过程中，先有地址信号，然后在控 制信号的作用下，通过数据总线传递数据，三者是并行的。 8088读演示
《微机原理与接口技术》 (张凡 盛珣华 戴胜华 著) 清华大学出版社 北方交通大学出版社 课后答案
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) =007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DATA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DATA（3）XOR AL, DATA（4）NOT DATA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL)= 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)= DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)= 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)= A5H 不影响任何标志位（5）(AL)= 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)= C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)= 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理与接口技术第二章讲解
? 负责与内存或列复位，从
指定的新地址取指令，并立即传给执行单元执行。
25
结论
? 指令预取队列的存在使EU 和BIU 两个部分可同时进 行工作，从而：
? 提高了CPU 的效率； ? 降低了对存储器存取速度的要求
16
READY信号
外部同步控制输入信号，高电平有效。
17
中断请求和响应信号
? INTR：可屏蔽中断请求输入端 ? NMI ： 非屏蔽中断请求输入端 ? INTA：中断响应输出端
18
总线保持信号
? HOLD ：总线保持请求信号输入端。当 CPU 以外的其他设备要求占用总线时， 通过该引脚向 CPU 发出请求。
? 程序：
? 具有一定功能的指令的有序集合
? 指令：
? 由人向计算机发出的、能够为计算机所识别的命令。
5
3. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
取指部件，分析部件，执行部件
6
4. 顺序执行和并行流水线
? 顺序执行方式：（ 8088/8086 之前的芯片）
? 各功能部件交替工作，按顺序完成指令的执行过 程。
29
数据寄存器
? 8088/8086 含4个16位数据寄存器，它们又 可分为 8个8位寄存器，即：
? AX ? BX ? CX ? DX
AH，AL BH，BL CH ，CL DH ，DL
30
数据寄存器特有的习惯用法
? AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于 AX中；
? 另外，BIU 中的地址加法器用来产生20 位的物理 地址。见P44 文字叙述和图2-7 说明。
微机原理与接口技术第二章选择题
微机原理与接口技术第二章选择题第二章1、Intel 8086微处理器是（ B ）位处理器 A.8 B.16 C.32D.462、设DS=2000H，DI=1000H，指令“MOV AX，[DI+2000H]”源操作数有效地址和物理地址分别为（ C ） A.1000H和21000H B.2000H和12000HC. 3000H和23000HD.4000H和14000H3、当8086CPU的BHE和A0都为0时，CPU正在进行的读写操作为（ B ）A.从偶地址读写一个字节B.从偶地址读写一个字C.从奇地址读写一个字节 D.从奇地址读写一个字 4、在总线周期的四个T状态中，ALE信号的有效周期是（） A.T1 B.T2 C.T3 D.T45、标志寄存器中的ZF、CF和SF分别是（ B ）A.符号标志、进位标志和奇偶标志B.零标志、进位标志和符号标志C.溢出标志、符号标志和零标志 D.符号标志、零标志和溢出标志6、8086/8088系统工作于最大模式，可以（ A ） A. 构成多处理器系统 B.扩大输入输出空间 C. 扩展存储容量 D.提高CPU主频 7、CPU中的ALU主要完成( D )。
A.各种时序信号的生成B.中断管理C.指令地址指针的变换D.算术、逻辑运算及移位操作 8、8086CPU的最大工作模式和最小工作模式的区别是（ C ） A.能否构成一个独立的微机系统 B.能否和输入输出设备交换数据 C.能否构成一个多处理器系统 D.能否进行复杂的浮点数运算9、8086/8088 CPU 的内部结构由（ D ）组成 A.ALU、EU和指令队列 C.通用寄存器组和运算器B.ALU、BLU和地址加法器 D.执行部件和总线接口部件10、8086/8088的第25脚ALE是（ A ） A.最小模式下地址锁存允许信号输出端B.高8位数据总线允许输出C.最小模式下数据允许信号输出端D.最小模式下的中断响应信号输出端11、标志寄存器的SF、CF和PF分别是（ A ） A.符号标志、进位标志和奇偶标志 B.零标志、进位标志和符号标志C.溢出标志、符号标志和零标志D.符号标志、零标志和溢出标志 12、下列表述中，（）是错误的A.8086和8088 CPU 的结构完全相同，只是运行速度不同。
最新微机原理与接口技术第2章1PPT课件
2.2.1 通用寄存器
AX、BX、CX、DX
➢ 一般用于存放参与运算的操作数或运算结果 ➢ 每个数据寄存器都是16位的，但又可将高、低8
位分别作为两个独立的8位寄存器来用。高8位分 别记作AH、BH、CH、DH，低8位分别记作AL， BL，CL，DL。 ➢ 注意，8086/8088 CPU的14个寄存器除了这4个 16位寄存器能分别当作两个8位寄存器来用之外， 其它寄存器都不能如此使用。
OF DF IF TF SF ZF
AF
PF
CF
根据功能，8086的标志可以分为两类： ➢ 状态标志：表示前面的操作执行后，ALU
处于何种状态，可能会影响后面的操作 ➢ 控制标志：人为设置的，可以用专门的设
置和清除指令，用于对某种功能的控制
27
状态标志
有6个，即SF、ZF、PF、CF、AF和OF ① 符号标志SF (sign flag ) ② 零标志ZF (zero flag) ③ 奇偶标志PF (parity flag) ——低8位1的个数为偶数，PF=1 ④ 进位标志CF (carry flag) ——最高位产生进位CF=1 ⑤ 辅助进位标志AF (auxiliary carry flag) ⑥ 溢出标志OF (overflow flag) ——算术运算产生溢出
本章主要内容
8086微处理器 80286、80386 Pentium
1
总线接口部件（BIU）的组成
4个16位段地址寄存器 CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器
16位的指令指针寄存器IP (Instruction Pointer)
——8位运算结果超出-128~+127 ——16位运算结果超出-32768~+32767
第2章_微机原理与接口技术答案欧青立编
第2章8086微处理器结构与功能习题2.1CPU在内部结构上由哪几部分组成？参考答案：8086CPU在内部结构上由寄存器阵列、算术逻辑运算单元ALU、控制器和内部总线及缓冲器等部分组成。
2.2CPU的总线接口部件有哪些功能？CPU的执行部件有什么功能？参考答案：CPU的总线接口单元负责CPU通过总线与存储器、I/O设备之间的信息传送。
CPU执行单元主要负责从指令队列寄存器中获取指令，并对指令加以执行，完成指令所规定的操作。
同时，它也负责算术/逻辑运算及进行内存有效地址的计算等。
2.38086/8088微处理器中有哪些寄存器？通用寄存器中哪些可以作为地址指针使用？参考答案：8086有14个16位寄存器，这14个寄存器按其用途可分为通用寄存器、指令指针、标志寄存器和段寄存器等4类。
(1)通用寄存器有8个,又可以分成2组,一组是数据寄存器(4个)：累加寄存器AX、基址寄存器BX、计数寄存器CX、数据寄存器DX,另一组是指针寄存器及变址寄存器(4个)：堆栈指针SP、基址指针寄存器BP、源变址寄存器SI、目的变址寄存器DI。
(2)指令指针IP。
(3)标志寄存器FR。
(4)段寄存器4个：代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS、附加段寄存器ES。
通用寄存器中堆栈指针SP、基址指针寄存器BP、源变址寄存器SI、目的变址寄存器DI。
可以作为地址指针使用。
2.4简述8086CPU标志寄存器各位的含义与作用。
参考答案：8086CPU中设立了一个两字节的标志寄存器，标志由条件码标志和控制标志构成，其中，条件码标志反映了上次指令执行的结果状态信息，可用于条件转移指令的转移控制条件。
8086CPU标志寄存器有9个有效标志位：6个状态标志位，表示程序运行结果的状态信息，许多指令的执行都将自动地改变它，包括CF、PF、AF、ZF、SF和OF；3个控制标志位，可由用户根据需要用指令进行设置，用于控制处理器的具体工作方式，包括IF、DF和TF。
微机原理与接口技术(第三版)&电子工业出版社&课本习题答案
&电子工业出版社&第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理与接口技术第2章习题教材
11、微处理器8086字符串操作中，用来存放源串
偏移地址的寄存器是 C 。
A. BP B. SP C. SI
D. DI
12、微处理器8086存放当前数据段地址的寄存器
是B。
A. CS B. DS C. ES
D. SS
13、8086CPU上INTR信号为下面那种信号有效？ 答案：C
A上升沿 B 下降沿 C 高电平 D 低电平 14、8086CPU中的SP寄存器是一个（ ）位的寄存
9、CPU访问存储器进行读写操作时，通常在 T3 状态 去检测READY ，一旦检测到READY无效，就在其后 插入一个或者多个 等待周期TW 周期。
10、8086中执行部件的功能是负责 全部指令的执行
11、8086 CPU中的总线接口部件BIU，根据执行部件
EU的要求，完成 CPU 与 存储器 或 I/O端口
第二章 习 题
填空题 1、8086/8088CPU的数据线和地址线是以 分时复用 方 式轮流使用的。
2、8086 CPU内部结构按功能分为两部分，即执行部 件EU和 总线接口部件BIU 。
3、8086是 16 位的微处理器，其内部数据通路
为 16 位。其对外数据总线为 16 位；8088内部数 据通路为 16 位，其对外数据总线为 8 位。
(
)
答案：对
17 、工作于最小方式的8086微处理器系统中，包含有
8288总线控制器。
正确答案：错
18 、 8086CPU从内存中读取一个字（16位） 必须用两个总线周期。 （错）
19 、最小方式下，主设备向8086发出HOLD总 线请求信号，若8086微处理器响应，则输出 HLDA信号。
正确答案：对
微机原理与接口技术第2章8086系统结构
第二章8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU 内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。
其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。
标志寄存器FR用于存放运算结果特征和控制CPU操作。
BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。
微机原理与接口技术2章
06.03.2021
整理ppt
6
§2-1 8086CPU结构 ——8086CPU内部结构
§2-1 8086CPU结构
一、8086CPU内部结构
回顾：一般CPU结构
数据寄存器
AH
AL
BH
BL
CH
CL
DH
DL
ALU
PSW
控制逻辑
指针及编址寄存器
SP BP SI DI IP
段寄存器
CS DS SS ES
④总线分时复用
地址总线和数据总线使用了相同的引脚，节省了引脚，但操作时间增加了 。
06.03.2021
整理ppt
5
第二章 8086系统结构 ——概述
3. InteL 8086CPU
16位微处理器，外型为双列直插式，有40个引脚； 时钟频率有3种：
8086型微处理器为5MHz， 8086—2型为8MHz， 8086—I型为10MHz； 8086CPU有16根数据线和20根地址线，直接寻址空间为220，即为 1M字节。 8088CPU内部结构与8086基本相同（但对外数据总线只有8条，称为 准16位微处理器)。
整理ppt
控制寄存器
12
§2-1 8086CPU结构 ——寄存器结构
1.通用寄存器
有4个l6位通用寄存器：AX、BX、CX、DX，即累加器、基址寄存器、 计数寄存器、数据寄存器，存放16位数据或地址。
也可分为8个8位寄存器：低8位是AL、BL、CL、DL；高8位为AH、BH、 CH、DH，只能存放8位数据不能存放地址。
寄存器组
系统软件
06.03.2021
应用软件
整理ppt
外围设备 显示器 键盘 鼠标 硬盘 软驱 光驱 扫描仪
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微机原理与接口技术
----- 第二章作业
姓名：
班级：
学号：
2、8086的总线接口单元由哪几部分组成？有什么功能？
答：（1）段寄存器。
为分段寻址提供段地址，用于定位段的位置；
（2）地址加法器。
将执行单元提供的16位非重定位地址重定位为20位的存储器物理地址，用于存储器接口访问总线上实际的物理存储器；
（3）指令指针寄存器。
IP存储代码段内的偏移地址，与CS一起构成取址所需的程序计数器。
（4）存储器接口。
8086通过存储器接口访问总线，实现从存储获取指令，存取存储器和I/O操作数。
（5）指令流字节队列。
6字节的先入先出缓冲器，由存储器接口根据程序计数器预取指令进行填充，由执行单元依次读取。
3、8086的执行单元由哪几部分组成？有什么功能？
答：（1）控制器。
从指令流字节队列顺序读取指令，根据指令译码控制8086中其他部分进行相应操作，以实现指令要求的功能。
（2）算术逻辑单元。
根据控制器的控制，可完成8位或16位的二进制算术运算和逻辑运算，实现对数据的处理。
（3）标志寄存器。
含状态标志和控制标志。
（4）通用寄存器组。
暂存数据、指针的寄存器阵列，减少8086访问总线次数，有利于提高数据处理速度。
8、8086形成三总线时，为什么要对部分地址线进行锁存？用什么信号控制锁存？
答：为了确保CPU对存储器和I/O端口的正常读写操作，需要求地址和数据同时出现在地址总线上。
而在8086CPU中有AD0-AD15部分总线是地址/数据服用的，因此需在总线周期的前一部分传送地址信息，并存于锁存器中，而用后一部分周期传送数据。
8086CPU中通过CPU送出的ALE高电平信号来控制所存的。
12、在8086中，逻辑地址FFFFH：0001H、00A2H：37F0H和B800H：173FH的物理地址分别是多少？
答：物理地址=段地址*10H+偏移地址。
逻辑地址FFFFH：0001H的物理地址：FFFFH*10H+0001H= FFFF1H
逻辑地址00A2H：37F0H的物理地址：00A2H*10H+37F0H=04210H
逻辑地址B800H：173FH的物理地址：B800H*10H+173FH=B973FH
15、8086的地址总线有多少位？其寻址范围是多少？
答：20;1M
17、8086工作在最小模式和最大模式的主要特点是什么？有何区别？
答：最小模式设计为构成一个最简微机系统，而不需要任何总线控制逻辑电路和总线驱动电路；最大模式设计为支持多总线和协处理的微机系统，需要有总线控制器8288或类似的芯片代为产生兼容多总线控制信号。