EMI EMC设计(四)印刷电路板的映像平面

合集下载

EMC、EMI、EMS、CE电气干扰领域

EMC、EMI、EMS、CE电气干扰领域

什么叫EMI、EMS和EMC在电气干扰领域有许多英文缩写。

EMI(Electro Magnetic Interference)直译是电磁干扰。

这是合成词,我们应该分别考虑"电磁"和"干扰"。

所谓"干扰",指设备受到干扰后性能降低以及对设备产生干扰的干扰源这二层意思。

第一层意思如雷电使收音机产生杂音,摩托车在附近行驶后电视画面出现雪花,拿起电话后听到无线电声音等,这些可以简称其为与"BC I""TV I""Tel I",这些缩写中都有相同的"I"(干扰)(BC:广播)那么EMI标准和EMI检测是EMI的哪部分呢?理所当然是第二层含义,即干扰源,也包括受到干扰之前的电磁能量。

其次是"电磁"。

电荷如果静止,称为静电。

当不同的电位向一致移动时,便发生了静电放电,产生电流,电流周围产生磁场。

如果电流的方向和大小持续不断变化就产生了电磁波。

电以各种状态存在,我们把这些所有状态统称为电磁。

所以EMI标准和EMI 检测是确定所处理的电的状态,决定如何检测,如何评价。

EMS(Electro Magnetic Susceptibility)直译是"电磁敏感度"。

其意是指由于电磁能量造成性能下降的容易程度。

为通俗易懂,我们将电子设备比喻为人,将电磁能量比做感冒病毒,敏感度就是是否易患感冒。

如果不易患感冒,说明免疫力强,也就是英语单词Immunity,即抗电磁干扰性强。

EMC(Electro Magnetic Compatibility)直译是"电磁兼容性"。

意指设备所产生的电磁能量既不对其它设备产生干扰,也不受其它设备的电磁能量干扰的能力。

EMC这个术语有其非常广的含义。

如同盲人摸象,你摸到的与实际还有很大区别。

特别是与设计意图相反的电磁现象,都应看成是EMC问题。

印刷电路板EMC设计技术2资料

印刷电路板EMC设计技术2资料

电路的接地方式基本上有三类,即单点接地、多点接地和混合接地。 • 单点接地: 单点接地是为许多在一起的电路提供公共电位参考点的方法,
这样信号就可以在不同的电路之间传输。若没有公共参考点,就会出现错误 信号传输。单点接地要求每个电路只接地一次,并且接在同一点。 由于只存 在一个参考点,因此可以相信没有地回路存在,因而也就没有干扰问题。
图 单点和星形接
图 单点和星形接
多点接地: 设备内电路都以机壳为参考点,而各个设备的 机壳又都以地为参考点。这种接地结构能够提供较低的接 地阻抗,这是因为多点接地时,每条地线可以很短;并且 多根导线并联能够降低接地导体的总电感。在高频电路中 必须使用多点接地,并且要求每根接地线的长度小于信号 波长的1/20.
微带线特性阻抗因素之相互关系:
线宽 (w) , 线厚 (T) , 与阻抗Z 成反比 ; 介质层厚度 (H) , 与阻抗Z 成反比 ; 介质常数 ( er )与阻抗Z 关系为 1/√ er 当频率高时,介质常数 ( er ) 会降低,相对特性阻抗Z 会 随之提高。
具体运算可以到网址 (/pcbtlc2/ )中查询。
如上图所示,可以先在被分割的地之间进行单点连接,形成两个地 之间的连接桥,然后从而使形成的环路面积很小。通过该连接桥 布线。这样,在每一个信号线的下方都能够提供一个直接的电流 回流路径,从而使形成的环路面积很小 采用光隔离器件或变压器也能实现信号跨越分割间隙。对于前者, 跨越分割间隙的是光信号;在采用变压器的情况下,跨越分割间 隙的是磁场。 或者 Trace 遵循 3W法则,还有一种可行的办法是 采用差分信号:信号从一条线流入从另外一条信号线返回,这种 情况下,不需要地作为回流路径。
如上图所示,我们采用上述分 割方法,而且信号线跨越了 两个地之间的间隙,信号电 流的返回路径是什幺呢?假 定被分割的两个地在某处连 接在一起(通常情况下是在某 个位置单点连接),在这种情 况下,地电流将会形成一个 大的环路。流经大环路的高 频电流会产生辐射和很高的 地电感,如果流过大环路的 是低电平模拟电流,该电流 很容易受到外部信号干扰。 最糟糕的是当把分割地在电 源处连接在一起时,将形成 一个非常大的电流环路。另 外,模拟地和数字地通过一 个长导线连接在一起会构成 偶极天线。

Allegro学习笔记之5——层叠

Allegro学习笔记之5——层叠

平面,必须接地或接至 0V 参考点。为了移除多余的射频电压和涡流,所有接地 和底座平面可以透过一个低阻抗的接地电路,连接至底座的接地点。
图 1 具有一个很小的回路面积的 PCB 布线
可靠的返回路径应该和信号路径平行且靠近。只有这样,信号路径和返回路 径产生的磁力线才会最大程度地相互抵消,因为两者方向相反,这就是磁通最小 化原理,如图 2 所示,图 2 (a)所示的回路面积比图 2 (b)所示的小。回路产 生的磁通量也比较小。它向周围产生的辐射较少。在周围其他信号线上产生的串 扰也较少。最坏的设计就是返回路径出现断裂,甚至根本没有为信号路径提供返 回路径;而最好也是最简单的设计就是上面提到的采用参考平面(镜像层) 。
EMI/EMC 设计讲座( 一)PCB 被动组件的隐藏特性解析
EMI/EMC 设计讲座( 二)磁通量最小化的概念
EMI/EMC 设计讲座( 三)传导式 EMI 的测量技术
EMI/EMC 设计讲座( 四)印刷电路板的映像平面
EMI/EMC 设计讲座( 五)映像平面的分割与隔离
EMI/EMC 设计讲座( 六)多层通孔和分离平面的概念
方案 2:缺陷 � 电源、地相距过远,电源平面阻抗过大 � 电源、地平面由于元件焊盘等影响,极不完整 � 由于参考面不完整,信号阻抗不连续 方案 3: 同方案 1 类似,适用于主要器件在 BOTTOM 布局或关键信号在底层布线 的情况。 6 层板
方案 3:减少了一个信号层,多了一个内电层,虽然可供布线的层面减少了,但 是该方案解决了方案 1 和方案 2 共有的缺陷。 优点: � 电源层和地线层紧密耦合。 � 每个信号层都与内电层直接相邻,与其他信号层均有有效的隔离,不易 发生串扰。 � Siganl_2 (Inner_2 )和两个内电层 GND(Inner_1 )和 POWER(In n er_3)相邻,可以用来 传输高速信号。两个内电层可以有效地屏蔽外界对 Siganl_2 (Inner_2 )层的干扰和 Siganl_2 (Inner_2 )对外界的干扰。 方案 1:采用了 4 层信号层和 2 层内部电源/接地层,具有较多的信号层,有利 于元器件之间的布线工作。 缺陷: � 电源层和地线层分隔较远,没有充分耦合。 � 信号层 Siganl_2(Inner_2 )和 Siganl_3 (Inner_3 )直接相邻,信号隔 离性不好,容易发 生串扰。 8 层板

先进EMC的PCB设计与布局

先进EMC的PCB设计与布局

先进EMC的PCB设计与布局随着电子产品的普及,电磁兼容性(EMC)问题也越来越受到关注。

在电路设计中,电路板(PCB)的布局和设计对于EMC有着重要的影响。

先进的EMC的PCB设计和布局思想是通过电路板的优化设计,实现电路的可靠性和稳定性,提高电路的抗干扰能力,同时确保更好的信号完整性和性能稳定性。

一、先进EMC的PCB布局设计思想PCB布局主要涉及到电路板上各元器件、电源信号、地线、信号线、射频线等的布置和电路板的层次设计。

在进行PCB布局设计时,需要充分考虑尽可能均匀地散布各元件,合理安排元件间的距离,保证信号传输的稳定性和抗干扰能力,减小因元件间距离过小而产生的电磁干扰。

对于多层PCB板,在布线时需要注意电源和地线的位置,通过将电源线和地线放置在同一层上并保持足够的距离来实现电磁兼容性。

对于射频线、时钟线等高速信号,需要将其与低速信号、功率信号和引导信号分离放置,以免产生互相干扰。

同时,为了避免信号线的双向串扰和地线回路的带入,应尽量在PCB板上使用分层结构,不同信号线应尽量在不同层中进行布局。

在布局过程中,还需注意元器件的排列方向及其相互间的距离。

在电路中,对于信号的传输速度来说,电路板的尺寸、布线长度、元器件的位置和方向等因素都会影响信号的传输质量和稳定性。

二、先进EMC的PCB板设计技术1.电源线过滤器电源线上的高频噪声和干扰容易影响到电路的稳定性,所以在进行PCB布局设计时,可以通过添加电源线过滤器来达到抑制电源线高频干扰的目的。

电源线过滤器可以使用磁环、电容等元器件进行滤波,这样可以降低电源线上噪声和干扰的干扰效应,提高整个电路的稳定性和可靠性。

2.地面平面设计地面平面也是一个重要的设计因素,合理布局可以有效降低电磁干扰。

可以在PCB板上布置一个大面积接地,从而形成一个良好的地面平面结构,这可以有效消除施加在电路上的电磁干扰。

3.综合线宽设计综合线宽设计主要指的是电线宽度和间距综合的设计,通过电线宽度和间距的变化,可以有效提高电路的抗干扰能力。

EMI&EMC设计(7)印刷电路板的EMI噪讯对策技巧

EMI&EMC设计(7)印刷电路板的EMI噪讯对策技巧

EMI/EMC设计(七)印刷电路板的EMI噪讯对策技巧随着电子组件功能提升,各种电子产品不断朝向高速化方向发展,然而高性能化、多功能化、可携带化的结果,各式各样的EMC(Electro Magnetic Compatibility)问题,却成为设计者挥之不去的梦魇。

目前EMI(Electro Magnetic Interference)噪讯对策,大多仰赖设计者长年累积的经验,或是利用仿真分析软件针对框体结构、电子组件,配合国内外要求条件与规范进行分析,换句话说电子产品到了最后评鉴测试阶段,才发现、对策EMI问题,事后反复的检讨、再试作与对策组件的追加,经常变成设计开发时程漫无节制延长,测试费用膨胀的主要原因。

EMI主要发生源之一亦即印刷电路板(Printed Circuit Board,以下简称为PCB)的设计,自古以来一直受到设计者高度重视,尤其是PCB Layout阶段,若能够将EMI问题列入考虑,通常都可以有效事先抑制噪讯的发生,有鉴于此本文要探讨如何在PCB的Layout阶段,充分应用改善技巧抑制EMI噪讯的强度。

测试条件如图1所示测试场地为室内3m半电波暗室,预定测试频率范围为30MHz~1000MHz的电界强度,依此读取峰值点(Peak Point)当作测试数据(图2)。

图3是被测基板A的外观,该基板为影像处理系统用电路主机板,动作频率为27MHz与54MHz,电路基板内建CPU、Sub CPU、FRASH,以及SDRAM×5、影像数据/数字转换处理单元、影像输出入单元,此外被测基板符合「VCCI规范等级B」的要求,测试上使用相同的电源基板(Board)与变压器(Adapter)。

首先针对被测基板A进行下列电路设计变更作业:∙CPU的频率线(Clock Line)追加设置EMI噪讯对策用滤波器(Filter),与频率产生器(Clock Generator)( 图4)。

∙∙∙影像输出入单元追加设置Common mode Choke Coil(DLWxxx系列)(图5)∙各IC电源输入线的Bypass Condenser与电源之间,追加设置Ferrite Beads(图6)。

印刷电路板EMC设计技术2.

印刷电路板EMC设计技术2.

4.
正确使用无源组件
例如;电阻、电容及电感。 组件本身就是一个干扰源,因此正确选用无源组件 非常重要。有时也可以利用组件具有的特性进行抑 制和防止干扰。
5. 电路技术 接点网络,整形电路,积分电路和选通电 路等等。总之,采用电路技术也是抑制和 防止干扰的重要措施。
(四) 地布线技巧
1 . 电源、地线的处理 a . 在电源、地线之间加上去耦电容 b . 尽量加宽电源、地线宽度,最好是地线比 电源线宽,它们的关系是:地线>电源线>信 号线,通常信号线宽为:0.2~0.3mm,最经细 宽度可达0.05~0.07mm,电源线为1.2~2.5 mm C. 对数字电路的PCB可用宽的地导线组成一 个回路, 即构成一个地网来使用(模拟电路的地 不能这样使用) d . 用大面积铜层作地线用,在印制板上把没被 用上的地方都与地相连接作为地线用。或是做 成多层板,电源,地线各占用一层。
3. 滤波
滤波是抑制和防止干扰的一项重要措施。 (阻抗问题 ,电源线滤波器 ,信号线滤波器) • 阻抗问题: 滤波器的在射频电磁波的传输路径上 形成很大的特性阻抗不连续,将射频电磁波中的 大部分能量反射回源处。
传输线的分类: 带状线(stripline): 指信号线夹在两电源层的中间, 理论上它是最好的传输信号,因为两边有屏蔽,但信 号不容易被测试。 微带线 (microstrio): 信号线在外层,易于测试。
印刷电路板EMC设计技术
• • • • •
(一)电磁干扰具备因素 (二)电子设备的电磁干扰途径 (三)电子设备的电磁兼容性基本原理 (四)地布线技巧 (五) Layer (层)之堆叠分配
(一)电磁干扰必须同时具备以下三 个因素:
① 电磁干扰源,指产生电磁干扰组件、器件、 设备、分系统、系统或自然现象。 ② 耦合途径或称耦合信道、指把能量从干扰源 耦合(或传输)到敏感设备上,并且该设备产 生相应的媒介。 ③ 敏感设备,指对电磁干扰发生响应的设备。 电磁干扰的效果包括系统内部干扰和系统之间干 扰两个方面。

电路板emi设计

电路板emi设计

电路板emi设计一、什么是电路板EMI设计?电路板EMI(Electromagnetic Interference)设计是指在电路板设计过程中,考虑到电磁干扰的问题,采取相应的措施来减少或避免电磁干扰对其他设备或系统的影响。

二、为什么需要进行电路板EMI设计?1. 法规要求:各国针对电子设备的电磁兼容性都有相关法规和标准,如欧盟CE标准、美国FCC标准等,要求产品在使用过程中不会对其他设备造成干扰。

2. 保证产品质量:如果产品存在较强的EMI问题,可能会导致产品性能下降、寿命缩短等质量问题。

3. 提高市场竞争力:通过进行EMI设计,可以提高产品的稳定性和可靠性,增强市场竞争力。

三、如何进行电路板EMI设计?1. 布局设计:尽可能地将信号线和地线分离,并采用合适的层次布局和分区布局。

同时,在布局时还需考虑到信号传输路径的长度、方向等因素。

2. 组件选择:选择符合EMC要求的元器件,并尽可能地选用抗干扰能力强的元器件。

同时,还需注意元器件的布局和连接方式。

3. 地线设计:地线是电路板EMI设计中最重要的因素之一。

需要确保地线尽可能宽且连续,并且各个部分之间要进行良好的连接。

4. 滤波器设计:在电路板上添加合适的滤波器可以有效地减少EMI问题,如降噪电容、滤波电感等。

5. 接口设计:对于涉及到接口的部分,需要采用合适的防干扰措施,如添加磁珠、使用屏蔽罩等。

6. 仿真测试:在进行实际生产前,需要进行仿真测试,以验证电路板EMI设计的效果是否符合预期。

四、常见的EMI问题及解决方案1. 信号串扰:信号线和地线之间距离过近或者布局不当可能会导致信号串扰。

解决方案包括增加信号线和地线之间距离、采用合适的层次2. 辐射干扰:较高频率的信号可能会通过空气传播而产生辐射干扰。

解决方案包括添加屏蔽罩、采用合适的滤波器等。

3. 接口干扰:接口部分容易受到外部干扰。

解决方案包括添加磁珠、使用屏蔽罩等。

4. 地线问题:地线不良可能会导致信号串扰、辐射干扰等问题。

EMI之电阻电容设计篇

EMI之电阻电容设计篇

传统上,EMC一直被视为「黑色魔术(black magic)」。

其实,EMC是可以藉由数学公式来理解的。

不过,纵使有数学分析方法可以利用,但那些数学方程式对实际的EMC电路设计而言,仍然太过复杂了。

幸运的是,在大多数的实务工作中,工程师并不需要完全理解那些复杂的数学公式和存在于EMC规范中的学理依据,只要藉由简单的数学模型,就能够明白要如何达到EMC的要求。

本文藉由简单的数学公式和电磁理论,来说明在印刷电路板(PCB)上被动组件(passive component)的隐藏行为和特性,这些都是工程师想让所设计的电子产品通过EMC标准时,事先所必须具备的基本知识。

导线和PCB走线导线(wire)、走线(trace)、固定架……等看似不起眼的组件,却经常成为射频能量的最佳发射器(亦即,EMI的来源)。

每一种组件都具有电感,这包含硅芯片的焊线(bond wire)、以及电阻、电容、电感的接脚。

每根导线或走线都包含有隐藏的寄生电容和电感。

这些寄生性组件会影响导线的阻抗大小,而且对频率很敏感。

依据LC的值(决定自共振频率)和PCB走线的长度,在某组件和PCB走线之间,可以产生自共振(self-resonance),因此,形成一根有效率的辐射天线。

在低频时,导线大致上只具有电阻的特性。

但在高频时,导线就具有电感的特性。

因为变成高频后,会造成阻抗大小的变化,进而改变导线或PCB走线与接地之间的EMC设计,这时必需使用接地面(ground plane)和接地网格(ground grid)。

导线和PCB走线的最主要差别只在于,导线是圆形的,走线是长方形的。

导线或走线的阻抗包含电阻R和感抗XL = 2πfL,在高频时,此阻抗定义为Z = R + j XL j2πfL,没有容抗Xc = 1/2πfC 存在。

频率高于100 kHz以上时,感抗大于电阻,此时导线或走线不再是低电阻的连接线,而是电感。

一般而言,在音频以上工作的导线或走线应该视为电感,不能再看成电阻,而且可以是射频天线。

emi设计规则

emi设计规则

emi设计规则EMI设计规则是一套运用于电子元件和电路设计中的电磁兼容性(EMC)设计规则。

它是由电子元件制造商和电路板制造商联合发布的国际标准,旨在提高设备的整体结构和元件的适应性,并使设备具有可靠的电磁兼容性性能。

EMI设计规则的出现,改善了传统的设计规则文件的结构和内容,使电路板设计者更加容易理解这些设计规则,让电路板设计过程变得更加有序和可控。

EMI设计规则主要涉及以下几个内容:(一)抗电磁干扰能力EMI设计规则要求设备的整体结构和电子元件的适应性必须达到一定的要求,以确保设备能够顺利运行,具有一定的抗电磁干扰能力。

(二)抗电磁辐射能力EMI设计规则还需要考虑设备的整体结构和电子元件的适应性,以确保设备具有良好的抗电磁辐射能力。

(三)EMI数字设计EMI设计规则要求将数字信号等传递线与模拟信号相分离,并采用有效的绝缘技术,以避免模拟信号和数字信号的相互影响。

(四)电容器的设计EMI设计规则还要求电路板设计者采用陶瓷电容器,以有效减少变压器和感应器等元件的反馈,同时使它们具有良好的抗电磁干扰能力。

(五)布局EMI设计规则还要求电路板设计者采用有效的布局,并使用合理的材料以满足EMI数字设计要求,这样可以有效减少设备的信号损耗和电磁辐射,提高设备的电磁兼容性能。

EMI设计规则的出现,极大地改善了电路板设计的效率,简化了设计者的工作,并使电路板设计变得更加有序和可控,从而促进了电子元件和电路板设计产业的发展。

此外,EMI设计规则还可以提高设备的电磁兼容性,确保设备能够顺利运行,以满足用户的需求。

EMI设计规则的实施和改进是一个持续的过程。

设计者必须适时掌握新的技术进步和行业标准,以满足EMI设计规则所提出的要求,从而更好地保证设备的可靠性和安全性。

0.0-印刷电路板设计-在真实世界中的EMI控制-CN

0.0-印刷电路板设计-在真实世界中的EMI控制-CN

Raymond Chang 編譯
2003/6/23 Ver1
第 1 頁 / 共 137 頁
印刷電路板設計--在真實世界裡的 EMI 控制
目錄
第一章 印刷電路板之 EMI/EMC 設計簡介 .............. 3 第一節 EMI/EMC 介紹......................................3 第二節 EMI 干擾源 ...........................................4 第三節 電感 Inductance .....................................5 第四節 接地 Ground ..........................................5 第五節 屏蔽 Shielding .......................................5 第六節 結論 ........................................................6 第二章 EMC 基本觀念 ............................................ 7 第一節 介紹 ........................................................7 第二節 耦合作用之發生機制 Coupling Mechanisms..........................................................7 第三節 信號頻譜 Signal Spectra .......................9 第四節 諧振效應 Resonance Effects.................11 第五節 潛在的干擾源頭 .

印刷电路板PCB的电磁兼容性设计

印刷电路板PCB的电磁兼容性设计

印刷电路板PCB的电磁兼容性设计时间:2009-09-26 2691次阅读【网友评论0条我要评论】收藏引言电磁兼容(EMC)指的是一个产品和其他产品共存于特定的电磁环境中,而不会引起其他产品或者自身性能下降或损坏的能力,即产品和其他产品能够“和平共处”,彼此间的电磁干扰(EMI)不会影响产品的正常工作。

引起电磁干扰的原因是多方面的,主要可归结为过高的工作频率或不合理的布局布线。

在高频化趋势不可避免的情况下,一个好的PCB设计,应着重从元器件布局、时钟电路设计、电源设计、接地设计、静电防护设计等方面进行综合考虑。

整体布局布线设计a.整体布局整体布局是PCB设计的第一步,合理的布局不但可以增加PCB的视觉美感,还可以提高产品的电磁兼容水平,一般来说,器件的整体布局应遵循以下原则:(1) 围绕各功能电路的核心元件进行布局,保证各元器件沿同一方向整齐、紧凑排列,易受干扰的元器件不能相邻布置,以防止信号间耦合;(2) 处理敏感信号的元件要远离电源、大功率器件等,并且不允许敏感信号线穿过大功率器件,热敏元件应远离发热元件,温度敏感元件宜置于温度最低的区域;(3) 加大具有高电位差元器件之间的距离,防止它们放电而引发短路,并可在无铅时代减少CAF (Conductive Anodic Filament)发生的可能性。

同时,高电压元器件应尽量布设在调试时手不易触及的地方,并加以绝缘保护;(4) 对于高频电路,推荐采用菊花链布线或星形布线,并且高速数字信号应布置在与地线相邻的信号层,并且信号线尽可能短;(5) 一个过孔会带来约0.5pF的分布电容,因此,减少过孔数量可显著提高运行速度。

b.元器件的选择和布置相比于分立元件,集成电路元器件具有密封性好、焊点少、失效率低的优点,应优先选用。

同时,选用信号斜率较慢的器件,可降低信号所产生的高频成分,充分使用贴片元器件能缩短连线长度,降低阻抗,提高电磁兼容性。

另外,应优先选用供应渠道稳定的元器件,以确保生产加工的连续进行。

PCB板EMCEMI的设计技巧

PCB板EMCEMI的设计技巧

PCB板EMCEMI的设计技巧引言随着IC器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,电子产品中的EMI问题也更加严重。

从系统设备EMC、EMI设计的观点来看,在设备的PCB设计阶段处理好EMC、EMI问题,是使系统设备达到电磁兼容标准最有效、成本最低的手段。

本文介绍数字电路PCB设计中的EMI控制技术。

1EMI的产生及抑制原理EMI的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。

它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形式。

EMI的危害表现为降低传输信号质量,对电路或设备造成干扰甚至破坏,使设备不能满足电磁兼容标准所规定的技术指标要求。

为抑制EMI,数字电路的EMI设计应按下列原则进行:根据相关EMC、EMI技术规范,将指标分解到单板电路,分级控制。

从EMI的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制,使电路有平坦的频响,保证电路正常、稳定工作。

从设备前端设计入手,关注EMC、EMI设计,降低设计成本。

2数字电路PCB的EMI控制技术在处理各种形式的EMI时,必须具体问题具体分析。

在数字电路的PCB设计中,可以从下列几个方面进行EMI控制。

2、1器件选型在进行EMI设计时,首先要考虑选用器件的速率。

任何电路,如果把上升时间为5n的器件换成上升时间为2、5n的器件,EMI会提高约4倍。

EMI的辐射强度与频率的平方成正比,最高EMI频率(fknee)也称为EMI发射带宽,它是信号上升时间而不是信号频率的函数:fknee=0。

35、Tr (其中Tr为器件的信号上升时间)这种辐射型EMI的频率范围为30MHz到几个GHz,在这个频段上,波长很短,电路板上即使非常短的布线也可能成为发射天线。

当EMI较高时,电路容易丧失正常的功能。

因此,在器件选型上,在保证电路性能要求的前提下,应尽量使用低速芯片,采用合适的驱动、接收电路。

另外,由于器件的引线管脚都具有寄生电感和寄生电容,因此在高速设计中,器件封装形式对信号的影响也是不可忽视的,因为它也是产生EMI辐射的重要因素。

EMC_PCB_Design

EMC_PCB_Design
5,Audio elementary stream for reference measurement : 1KHz/full range –6dB

6, ,Audio elementary stream for noise measurement : 1kHZ/Silence
7,Audio bit rate: 192kbit/s
產品對外界雜訊抗干擾之能力. 俗稱為 “電磁免疫力”
P. 2
June 28, 2013
Set top box CE Test 選用標準
EMI: EN55013:2001+A1:2003, EN61000-3-2:2000 EN61000-3-3:1995+A1:2001 EMS: EN55020:2002+A1:2003 IEC61000-4-2:2001 IEC61000-4-3:2002+A1:2002 IEC61000-4-4:2004 LVD: IEC60065:2001-12
三,DVB-S(依據標準EN300421):
Test FREQ: 1550Mhz Modulation scheme :QPSK Code rate : ¾ Useful bit rate: 38.015Mhz Level: 60dB/75歐 四,若產品有RF部分,則應加測RF部分的頻率;具體如下: 1,PAL G :CH21 ;CH69 2,PAL I :CH21;CH69 3,PAL D :CH21;CH69 注意; 在測試Tuner 部分的頻率時,其RF應在OFF狀態
P. 20
June 28, 2013
依據堆疊理論,當有多於三個完整平面時,即一個 power 兩個ground。將獲得最佳的EMI 效果。此為PCB 在EMI 仰制的基礎觀念。

EMIEMC设计(五)映像平面的分割与隔离

EMIEMC设计(五)映像平面的分割与隔离

EMI/EMC设计讲座(五)映像平面的分割与隔离设计I/O电路时,有两个地方很重要,那就是:功能子系统和「安静区域(quiet area)」。

底下将分别说明。

功能子系统每一个I/O应该被视为PCB的不同区块,因为它们各自具有独特的功能与应用。

为了避免在子系统之间产生射频耦合,所以必须做分割。

一个功能子系统包含了一堆组件,以及相关的支持电路。

组件与组件相互紧邻,可以缩短走线绕线的长度,并提高各功能区块的效能。

每一位硬件和PCB工程师通常会试着将组件集合在一起,但是由于各种原因,有时这是行不通的。

在布线(layout)时,I/O子系统的处理方式和其它PCB区块不一样,这通常是经由布线切割达到的。

布线切割加强了讯号的质量和功能的完整性,因为这样可以防止产生具有高频宽的发射器,例如:背板互连、视讯装置、数据接口、以太控制器、SCSI装置、CPU、毁损的串行或平行、视讯、音频、异步/同步通讯端口、软盘控制器、前端显示器、区域和广域网络控制器…等。

每一个I/O子系统必须被当成不同的PCB一样。

安静区域「安静区域」是和数字电路、模拟电路、供电和接地平面隔离的区域。

这种隔离可以避免其它PCB区块内的噪声源,破坏了敏感电路。

例如:来自数字区块的供电平面噪声,渗入至模拟装置(模拟区块)、音频装置(音频区块)、I/O滤波器、互连电路…..等的供电接脚,如附图一。

图一:安静区域每一个I/O埠(或区块)必须有一个切割的(安静)接地或功率平面。

低频I/O埠可以使用靠近于连接器的高频电容(通常是470 pF至1,000 pF)来回避(bypass)。

PCB上的走线绕线必须控制好,以免再次耦合的射频电流流入缆线的屏蔽(shield)内。

一个干净的(安静)接地必须位于全部缆线离开系统的点上。

供电和接地平面必须同等对待,因为这两种平面都是射频返回电流的可能路径。

从交换装置到I/O控制电路的射频返回电流,会将高频宽的交换式射频噪声带至I/O缆线和互联机路中。

印制电路板得电磁兼容性设计规范

印制电路板得电磁兼容性设计规范

印制电路板得电磁兼容性设计规范引言本人结合自己在军队参与得电磁兼容设计工作实践,空军系统关于电子对抗进行得两次培训(雷达系统防雷、电子信息防泄露)及入司后参与706所杨继深主讲得EMC培训、701所周开基主讲得EMC培训、自己在地方电磁兼容实验室参与EMC整改得工作体验、特别就是国际IEEE委员发表得关于EMC有关文章、与地方同行得交流体会,并结合公司得实验情况,对印制电路板得电磁兼容性设计进行了一下小结,希望对印制电路板得设计有所作用。

需要提醒注意得就是:总结中只就是提供了一些最基础得结论,对具体频率信号得走线长度计算、应考虑得谐波频率、波长、电路板级屏蔽、屏蔽体腔得设计、屏蔽体孔径得大小、数目、进出导线得处理、截止导波管直径、长度得计算及静电防护,雷电防护等知识没有进行描述。

或许有些结论不一定正确,还需各位指正,本人将不胜感谢。

一、元器件布局印刷电路板进行EMC设计时,首先要考虑布局,PCB工程师必须与结构工程师、EMC工程师一起协调进行,做到两者兼顾,才能达到事半倍。

首先要考虑印刷电路板得结构尺寸大小,考虑如何对器件进行布置。

如果器件分布很散,器件之间得传输线可能会很长,印制线路长,阻抗增加,抗噪声能力下降,成本也会增加。

如果器件分布过于集中,则散热不好,且邻近线条易受耦合、串扰。

因此根据电路得功能单元,对电路得全部元器件进行总体布局。

同时考虑到电磁兼容性、热分布、敏感器件与非敏感器件、I/O接口、复位电路、时钟系统等因素。

一般来说,整体布局时应遵守以下基本原则:1、当线路板上同时存在高、中、低速电路时,应该按逻辑速度分割:布置快速、中速与低速逻辑电路时,高速得器件(快逻辑、时钟振荡器等) 应安放在靠近连接器范围内,减少天线效应、低速逻辑与存储器,应安放在远离连接器范围内。

这样对共阻抗耦合、辐射与交扰得减小都就是有利得。

2,电容取值为10uF+3,使电源电压先经4避免强辐射信号时应着重考虑。

印刷电路板设计的概念PPT课件

印刷电路板设计的概念PPT课件
设置完信号层、内部电源/接地层和 机械层后,设置工作层面对话框变为如图 6-10所示。
6-9 机械层设置对话框
6-10 设置工作层面对话框
6.6 规划电路板
所谓规划电路板,就是根据电路的规 模以及公司或制造商的要求,具体确定所 需制作电路板的物理外形尺寸和电气边界。 电路板规划的原则是在满足公司或制造商 的要求的前提下,尽量美观且便于后面的 布线工作。
飞线示意图
◆焊盘(Pad)的作用是放置、连接导线 和元件引脚。 ◆过孔(Via)的主要作用是实现不同板 层间的电气连接。过孔主要有3种。
• 穿透式过孔(Through):从顶层一 直打到底层的过孔。
• 半盲孔(Blind):从顶层遇到某个中 间层的过孔,或者是从某个中间层通到底 层的过孔。
• 盲孔(Buried):只在中间层之间导 通,而没有穿透到顶层或底层的过孔。
6.丝印层(Silkscreen layers)
为方便电路的安装和维修等,在印刷板的上 下两表面印刷上所需要的标志图案和文字代号等, 例如元件标号和标称值、元件外廓形状和厂家标志、 生产日期等等。不少初学者设计丝印层的有关内容 时,只注意文字符号放置得整齐美观,忽略了实际 制出的PCB效果。他们设计的印板上,字符不是被 元件挡住就是侵入了助焊区域被抹赊,还有的把元 件标号打在相邻元件上,如此种种的设计都将会给 装配和维修带来很大不便。正确的丝印层字符布置 原则是:”不出歧义,见缝插针,美观大方”。
◆多层板:不但可以在电路板的顶层和底层布 线,还可以在顶层和底层之间设置多个可以布 线的中间工作层面。用多层板可以设计更加复 杂的电路。
◆长度单位及换算:Altium Designer 的PCB 编辑器支持英制(mil)和公制(mm)两种长 度计量单位。它们的换算关系是: 100mils=2.54mm(其中1000mils=1Inches)。

EMI-EMC设计讲座-印刷电路板的映像平面

EMI-EMC设计讲座-印刷电路板的映像平面

EMI/EMC 设计讲座:印刷电路板的映像平面
一个映像平面(image plane)是一层铜质导体(或其它导体),它位于一个印刷电路板(PCB)里面。

它可能是一个电压平面,或邻近一个电路或讯
号路由层(signal routing layer)的0V 参考平面。

1990 年代,映像平面的观念被普遍使用,现在它是工业标准的专有名词。

本文将说明映像平面的定
义、原理和设计。

映像平面的定义
射频电流必须经由一个先前定义好的路径或其它路径,回到电流源;简言之,这个回传路径(return path)就是一种映像平面。

映像平面可能是原先的走线的镜像(mirror image),或位于附近的另一个路径----亦即,串音(crosstalk);映像平面也许就是电源平面、接地平面,或者自由空间(free space)。

射频电流会以电容或电感的形式与任何传输线耦合,只要此传输线
的阻抗比先前定义好的路径的阻抗小。

不过,为了符合EMC 标准,必须避
免让自由空间成为回传路径。

虽然单面PCB 可以降低成本,但是这种简单的结构可能无法符合EMC 标准。

大多数的2 层或4 层结构的PCB 具有比较高的讯号完整性,并且可以通过EMC 测试。

高密度(多层板)的PCB 堆栈大约可以为每一对映像平面,
提供6dB 至8dB 的射频抑制,这是由于消除磁通量所产生的效果。

有一个简单法则可以用来判断何时应该使用多层板:当频率速率超过5MHz,或上升
时间比5 ns 快,就必须使用多层板。

电感的定义。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一个映像平面(image plane)是一层铜质导体(或其它导体),它位于一个印刷电路板(PCB)里面。

它可能是一个电压平面,或邻近一个电路或讯号路由层(signal routing layer)的0V参考平面。

1990年代,映像平面的观念被普遍使用,现在它是工业标准的专有名词。

本文将说明映像平面的定义、原理和设计。

映像平面的定义射频电流必须经由一个先前定义好的路径或其它路径,回到电流源;简言之,这个回传路径(return path)就是一种映像平面。

映像平面可能是原先的走线的镜像(mirror image),或位于附近的另一个路径----亦即,串音(crosstalk);映像平面也许就是电源平面、接地平面,或者自由空间(free space)。

射频电流会以电容或电感的形式与任何传输线耦合,只要此传输线的阻抗比先前定义好的路径的阻抗小。

不过,为了符合EMC标准,必须避免让自由空间成为回传路径。

虽然单面PCB可以降低成本,但是这种简单的结构可能无法符合EMC标准。

大多数的2层或4层结构的PCB具有比较高的讯号完整性,并且可以通过 EMC测试。

高密度(多层板)的PCB堆栈大约可以为每一对映像平面,提供6dB至8dB的射频抑制,这是由于消除磁通量所产生的效果。

有一个简单法则可以用来判断何时应该使用多层板:当频率速率超过5MHz,或上升时间比5 ns快,就必须使用多层板。

电感的定义走线和铜质平面都具有数目有限的电感,当电压施加到走线或传输线时,这些电感会禁止电流产生,所以会使双导线成为不平衡的共模辐射,磁通量因此无法降低。

在电路板结构中,具有三种不同的电感型态:∙部份电感:存在于导线或PCB走线的电感。

∙自身的部份电感:来自于一个导线区段的电感,相对于无限长的区段。

∙共同的部份电感:一个电感区段在第二个电感区段上所产生的效应。

和电容、电阻相比,电感值是最难被测量的。

电感代表一个封闭型电流回路的动态特性。

电感是通过封闭回路的磁通量和产生磁通量的电流之比值,其数学表述式是:Lij=Ψij / li ,Ψ是磁通量,I是回路中的电流。

在一个封闭回路中,电感值与回路形状和大小有关。

当设计PCB时,工程师经常会忽视走线的电感大小。

电感永远和封闭回路有关。

封闭回路的电感效应,可以由部份电感和共同的部份电感的效应来描述。

部份电感一个导体的内部电感,它是由此导体内部的磁通量产生的。

一个封闭回路的部份电感之加总,等于将每个区段的部份电感相加后的和,亦即。

而每一个区段的Li就等于Ψi / li,Ψi表示第i个区段耦合至回路的磁通量,I是在第i 个区段的电流量,Li就是部份电感。

因此,不同回路将会有不同数值的部份电感。

我们关注的是部份电感值,而不是走线的总电感值。

而且,利用部份电感可以推导出共同的部份电感。

共同的部份电感可以让映像平面消除磁通量的主要因素是来自于「共同的部份电感」。

磁通量被消除之后,能够让磁力线连结,并为射频电流找到最佳的回传路径。

自身的部份电感是指特定的回路区段之电感,和其它回路区段无关。

附图一是表示一个自身的部份电感,一条走线回路内的电流是I,Lp是走线区段的自身的部份电感。

假设此走线是从有限的一端,一直延伸至无限的另一端。

图一:自身的部份电感理论上,虽然自身的部份电感与邻近的导线无关,但实际上,间距很小的相邻导线会互相改变彼此的自身的部份电感值。

这是因为一条导线会和其它导线互动,使得在导线的全部长度上的电流分布不再一致化(uniform)。

尤其当两导线间隔和半径的比值约小于5:1时,这种情况会更加明显。

在两条导线之间,会有共同的部份电感存在。

共同的部份电感Mp是以平行走线,或导线区段之间的间距(s)为基础。

Mp是「第一条导线内的电流所产生的磁通量(通过第二条导线至很远的地方)」和「第一条导线所产生的电流」之比值。

附图二是表示一个共同的部份电感。

它的等效电路如附图三所示,此电路的数学表述式如下所示:图二:共同的部份电感现在以共同的部份电感之观念,来考虑在附图三的电路上传送讯号,譬如:频率讯号。

V1是在讯号路径上,V2是在射频电流回传路径上。

假设此两导线构成一个讯号路径和它的回传路径,因此I1= I且I2 = -I。

要不是有共同的部份电感存在,此两导线将无法互相耦合,此电路也无法正常工作,也不会形成一个封闭回路。

在附图三中的电压降将变成:图三:两导线之间的共同的部份电感由上式中可以知道,若要使电压降变小,必须增加共同的部份电感值(Mp)。

而增加共同的部份电感之最简单方法是:将射频回传电流的路径尽量和讯号走线靠近。

最佳的设计方法是:在接近讯号走线的附近,使用一个射频回传平面,它们之间的距离在可实现的能力范围之内,应该尽量的小。

部份电感永远存在于导线中,它如同默认值一样。

因此,它就等同于一个具有特定的谐振频率的天线。

「共同的部份电感」可以降低「部份电感」的效应。

缩小两导线的间距,其个别的部份电感就可以降低,这可以符合EMI兼容标准的要求。

为了使共同的部份电感之效应达到最大,在两导线中的电流必须大小相同,但方向相反。

这也是为何映像平面(或接地线)能够如此有效的原因。

在两条平行的导线之间,有共同的部份电感存在,而这些电感值会随着两导线的间距和长度之不同而变化(可以参考导线的技术规格)。

当两平行导线的间距和长度都最小时,它们的共同的部份电感值会最大。

若在电源和接地平面之间以介电材料分开,此时「共同的部份电感」将扮演什么角色呢?同样的,只要这两个平面的间距很小,共同的部份电感值就会很大。

此时,在电源平面上所测量到的射频讯号电流应该为零,因为它被大小相同、方向相反的射频回传电流抵销了。

此外,须注意的是,如果降低两导线之间的共同的部份电感值,不仅会减损映像平面的效应,而且会使两平面之间的电容值增加。

映像平面的设计附图四是在PCB内的映像平面,它具有共同的部份电感。

在此图中,讯号走线的大多数射频电流将回至接地平面,此平面在讯号走线的正下方。

在这个回传「映像」结构中,射频回传电流将遇到一个有限大的阻抗(电感)。

此回传电流会产生一个「电压梯度(斜率)」(每单位路径长度的电压变化率),也称为「接地噪声电压(ground-noise voltage)」。

接地噪声电压会导致部份的讯号电流通过接地平面的离散电容。

图四:PCB内的接地平面典型的共模电流是差模电流Idm的1/10n倍(n为小于10的正整数)。

不过,共模电流(I1和Icm)会比差模电流(和)产生更多的辐射。

这是因为共模的射频电流场是相加的,而差模电流场是相减的。

为了降低「接地噪声电压」,必须增加走线和其最靠近的映像平面之间的共同的部份电感值。

这样可以为回传电流提供一条增强的路径,将映像电流映射回电流源。

接地噪声电压Vgnd的计算公式如下所示:V gnd = L g dI2/d t - M gs dI1/d t附图四和上式的符号意义如下所示:Ls = 讯号走线自身的部份电感。

Msg = 讯号走线和接地平面之间的共同的部份电感。

Lg = 接地平面自身的部份电感。

Mgs = 接地平面和讯号走线之间的共同的部份电感。

Cstray = 接地平面的离散(stray)电容。

Vgnd = 接地平面噪声电压。

为了降低附图四中的If,接地噪声电压必须减少。

最好的方法是:缩小讯号走线和接地平面之间的距离。

在大多数的情况下,接地噪声的降低是有极限的,因为讯号平面和映像平面之间的距离不能小于一个特定值;若低于此值,则电路板的固定阻抗和功能将无法确保。

此外,也可以为射频电流提供额外的路径,藉此降低接地噪声电压。

此额外的回传路径包含有数条接地线。

一个稳固的平面会产生共模的辐射。

由于共同的部份电感可以降低具辐射性的射频电流的产生,因此,共同的部份电感也会影响到差模电流和共模电流。

而利用映像平面是可以将这些电流大幅地降低的。

理论上,差模电流应该等于零,但实际上它无法100%被消除,而剩下来的差模电流会转变成共模电流。

此共模电流正是造成电磁干扰的主要来源。

因为在回传路径上的剩余的射频电流,被加到在讯号路径中的主电流(I1)中,造成讯号严重干扰。

为了降低共模电流,我们必须将走线平面和映像平面之间的共同的部份电感值增加至最大,以补捉磁通量,藉此消除不需要的射频能量。

差模电压和电流会产生共模电流,而减少差模电流的方法除了增加共同的部份电感值以外,走线平面和映像平面之间的距离也必须最小。

在PCB内,当有一个射频回传平面或路径存在时,若此回传路径被连接至一个参考源,则可以获得最佳的性能。

对TTL和CMOS而言,其芯片内的功率和接地脚位是连接至参考源、电源、接地平面。

只有当射频回传路径有和芯片内的功率和接地脚位连接,一个真正的映像平面才会存在。

通常,在芯片内会有接地线路,此线路与PCB的接地平面连接,因此产生良好的映像平面。

如果将此映像平面移除,则在走线和接地平面之间会产生「虚幻的」映像平面。

由于走线之间的距离很小,辐射能量会降低,因此,射频映像(RF image)会被抵销。

理想的映像平面应该是无限大的,而且没有分裂、细缝或割痕。

接地和讯号回路由于回路是射频能量传播最主要的媒介,因此,接地或讯号回传回路控制(return loop control)是抑制PCB内的电磁干扰的最重要设计考虑之一。

高速的逻辑组件和振荡器应该尽量靠近接地电路,以避免形成回路;在此回路中会有涡流(eddy current)存在,此时是以机壳或底座(chassis)接地。

涡流是受到不断变化的磁场感应产生的,它通常是寄生的。

附图五是PC的适配卡插槽和单点接地所形成的回路。

在此图中,有一个额外的讯号回传回路区域存在。

每个回路将会各别产生一个不同的电磁场和频谱。

射频电流将会在特定的频率下,产生电磁辐射场,其辐射能量的大小和回路的面积有关。

这时必须使用遮蔽物(containment),以避免射频电流耦合至其它电路中;或辐射至外部环境,造成电磁干扰。

不过,最好能尽量避免由内部电路产生射频回路电流(RF loop current)来。

图五:在PCB内的接地回路若射频电流的回传路径不存在,此时,可以利用连接至底座的接地线路,或0V参考源来协助移除掉不良的射频电流。

这也称为「回路面积控制(loop area control)」。

回路面积的控制一个被磁场感应的回路,它的电磁场可以用电压源来表示。

这个电压源大小和回路的总面积成正比。

因此,为了降低磁场的耦合效应,必须减少回路的面积。

电场「捡拾(pickup)」接收系统也是依靠回路面积,来形成接收天线。

当有一个电场存在时,在电源和接地平面之间,会产生一个电流源。

电场不会在线路至线路之间耦合,而会在走线至接地线之间耦合,这就包含了共模电流。

但是,对磁场而言,由于电场会伴随它产生,所以电磁场会在线路至线路之间耦合,也会在走线至接地线之间耦合。

相关文档
最新文档