中南大学EDA VerilogHDL试题 附答案
EDA-VerilogHDL期末复习题总结必过(最新整理)
选择题
1.大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（C）。
A．FPGA 全称为复杂可编程逻辑器件；
B．FPGA 是基于乘积项结构的可编程逻辑器件；
C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；
D．在Altera 公司生产的器件中，MAX7000 系列属FPGA 结构。
2.不完整的IF语句，其综合结果可实现（A）
A. 时序逻辑电路
B.组合逻辑电
C. 双向电路
D. 三态控制电路
3.综合是EDA设计流程的关键步骤，在下面对综合的描述中，（D）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
4.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，
正确的是（ C ）。
A. FPGA全称为复杂可编程逻辑器件；
B. FPGA是基于乘积项结构的可编程逻辑器件；
C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D. 在Altera公司生产的器件中，MAX7000系列属FPGA结构。
5.以下关于状态机的描述中正确的是（B）
A．Moore型状态机其输出是当前状态和所有输入的函数
B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
EDA试卷及答案2
1、2. 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL 文本输入→________→综合→适配→__________→编程下载→ 硬件测试。 A. 功能仿真 B. 时序仿真 C. 逻辑综合 D. 配置 3. IP核在EDA技术和开发中具有十分重要的地位；提供用 VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块 的具体电路的IP核为__________。 A. 软IP B. 固IP C. 硬IP D. 全对 4. 综合是EDA设计流程的关键步骤，在下面对综合的描述中， _________是错误的。 A. 综合就是把抽象设计层次中的一种表示转化成另一种表示 的过程。 B. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件。 C. 为实现系统的速度、面积、性能的要求，需要对综合加以 约束，称为综合约束。 D. 综合可理解为，将软件描述与给定的硬件结构用电路网表 文件表示的映射过程，并且这种映射关系是唯一的（即综合结 果是唯一的）。 5. 大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通 过_______实现其逻辑功能。 A. 可编程乘积项逻辑 B. 查找表（LUT） C. 输入缓冲 D. 输出缓冲 6. VHDL语言是一种结构化设计语言；一个设计实体（电路模 块）包括实体与结构体两部分，结构体描述___________。 A. 器件外部特性 B. 器件的内部功能
(完整word版)EDA-VerilogHDL期末复习题总结必过
选择题
1.大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（C）。
A．FPGA 全称为复杂可编程逻辑器件；
B．FPGA 是基于乘积项结构的可编程逻辑器件；
C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；
D．在Altera 公司生产的器件中，MAX7000 系列属FPGA 结构。
2.不完整的IF语句，其综合结果可实现（A）
A. 时序逻辑电路
B.组合逻辑电
C. 双向电路
D. 三态控制电路
3.综合是EDA设计流程的关键步骤，在下面对综合的描述中，（D）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
4.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，
正确的是（ C ）。
A.FPGA全称为复杂可编程逻辑器件；
B.FPGA是基于乘积项结构的可编程逻辑器件；
C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
5.以下关于状态机的描述中正确的是（B）
A．Moore型状态机其输出是当前状态和所有输入的函数
B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
VerilogHDL试卷及答案
一、选择题：
1、下列标示符哪些是合法的（B ）
A、$time
B、_date
C、8sum
D、mux#
2、如果线网类型变量说明后未赋值，起缺省值是（D ）
A、x
B、1
C、0
D、z
3、现网中的值被解释为无符号数。在连续赋值语句中，assign addr[3:0]=-3;addr被赋予的值是（A ）//补
码！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！
A、4’b1101
B、4’b0011
C、4’bxx11
D、4’bzz11
4、reg[7:0] mema[255:0]正确的赋值是（A ）
A、mema[5]=3’ d0,
B、8’ d0;
C、1’ b1;
D、mema[5][3:0]=4’ d1
5、在code模块中参数定义如下，请问top模块中d1模块delay1、delay2的值是( D )
module code(x,y); module top;
paramee delay1=1,delay2=1; …………….
………………………………code #(1,5) d1(x1,y1);
endmodule endmodule
A、（1,1）
B、（5,5）
C、（5,1）
D、（1,5）
6、“a=4’ b11001,b=4’ bx110”选出正确的运算结果（B ）
A、a&b=0
B、a&&b=1
C、b&a=x
D、b&&a=x
7、时间尺度定义为timescale 10ns/100ps，选择正确答案（C ）
A、时间精度10ns
B、时间单位100ps
C、时间精度100ps
D、时间精度不确定
EDA-Verilog HDL期末复习题总结必过
选择题
1.大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（C）。
A．FPGA 全称为复杂可编程逻辑器件；
B．FPGA 是基于乘积项结构的可编程逻辑器件；
C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；
D．在Altera 公司生产的器件中，MAX7000 系列属FPGA 结构。
2.不完整的IF语句，其综合结果可实现（A）
A. 时序逻辑电路
B.组合逻辑电
C. 双向电路
D. 三态控制电路
3.综合是EDA设计流程的关键步骤，在下面对综合的描述中，（D）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
4.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，
正确的是（ C ）。
A.FPGA全称为复杂可编程逻辑器件；
B.FPGA是基于乘积项结构的可编程逻辑器件；
C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
5.以下关于状态机的描述中正确的是（B）
A．Moore型状态机其输出是当前状态和所有输入的函数
B．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
中南大学大规模集成电路试卷及答案合集综述
---○---○
---
学 院
专业班级
学 号
姓 名
………… 评卷密封线 ……………… 密封线内不要答题，
密封线外不准填写考生信息，违者考试成绩按0分处理 ……………… 评卷密封线 …………
中南大学考试试卷 时间110分钟
题 号
一 二 三 合 计
得 分
评卷人
2013 ~2014 学年一学期大规模集成电路设计课程试题 32
学时，开卷，总分100分，占总评成绩70 %
一、填空题(本题40分，每个空格1分)
1. 所谓集成电路，是指采用 ，把一个电路中所
需的二极管、 、电阻、电容和电感等元件连同它们之间的电气连线在一块或几块很小的 或介质基片上一同制作出来，形成完整电路，然后 在一个管壳内，成为具有特定电路功能的微型结构。
2. 请写出以下与集成电路相关的专业术语缩写的英文全称：
ASIC ： ASSP ： LSI ： 3. 同时减小 、 与 ，可在保持漏源间电流不变的前提下减小器件面积，提高电路集成度。因此，缩短MOSFET 尺寸是VLSI 发展的趋势。
4. 大规模集成电路的设计流程包括：需求分析、 设计、体系结构设计、功能设计、 设计、可测性设计、 设计等。
5. 需求规格详细描述系统顾客或用户所关心的内容，包括 及必须满足的 。系统规格定义系统边界及系统与环境相互作用的信息，在这个规格中，系统以 的方式体现出来。
6. 根据硬件化的目的（高性能化、小型化、低功耗化、降低成本、知识产权保护等）、系统规模/性能、 、 、 等确定实现方法。
7. 体系结构设计的三要素为： 、 、 。 8. 高位综合是指从 描述自动生成 描述的过程。与人工设计相比，高位综合不仅可以尽可能地缩短 ，而且可以生成在面积、性能、功耗等方面表现出色的电路。
EDA-Verilog,HDL期末复习题总结必过
EDA-Verilog,HDL期末复习题总结必过
EDA-Verilog HDL期末复习题总结必过选择题1. 大规模可编程器件主要有FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是（ C ）。
A．FPGA 全称为复杂可编程逻辑器件；
B．FPGA 是基于乘积项结构的可编程逻辑器件；
C．基于SRAM 的FPGA 器件，在每次上电后必须进行一次配置；
D．在Altera 公司生产的器件中，__ 系列属FPGA 结构。
2. 不完整的IF语句，其综合结果可实现（A ）
A. 时序逻辑电路
B.组合逻辑电
C. 双向电路
D. 三态控制电路 3. 综合是EDA设计流程的关键步骤，在下面对综合的描述中，（ D ）是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为一种映射过程，并且这种映射关系是唯一的，
即综合结果是唯一的。
4. 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA 结构与工作原理的描述中，正确的是（ C ）。
A. FPGA全称为复杂可编程逻辑器件；
B. FPGA是基于乘积项结构的可编程逻辑器件；
C. 基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D. 在Altera公司生产的器件中，__系列属FPGA结构。
5. 以下关于状态机的描述中正确的是（B ）
verilog hdl答案
第1章简介
1.Verilog HDL是在哪一年首次被IEEE标准化的？
Verilog HDL是在1995年首次被IEEE标准化的。
2.Verilog HDL支持哪三种基本描述方式
Verilog HDL可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模
3.可以使用Verilog HDL描述一个设计的时序吗？
Verilog HDL可以清晰的建立时序模型，故可以使用Verilog HDL描述一个设计的时序。
4.语言中的什么特性能够用于描述参数化设计？
在行为级描述中， Verilog HDL不仅能够在RT L级上进行设计描述，而且能够在体系结
构级描述及其算法级行为上进行设计描述，而且能够使用门和模块实例化语句在结构级进行结构描述，这种特性可用于描述参数化设计。
5.能够使用Verilog HDL编写测试验证程序吗？
能，可以编写testbench来对编写的程序进行验证。
6.Verilog HDL是由哪个公司最先开发的？
Verilog HDL是由Gateway Design Automation公司最先开发的
7.Verilog HDL中的两类主要数据类型是什么？
线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。
8.UDP代表什么？
UDP代表用户定义原语
9.写出两个开关级基本门的名称。
pmos nmos
10.写出两个基本逻辑门的名称。
and or
中南大学EDA VerilogHDL试题 附答案
一、填空题（10分,每小题1分）
1.用EDA技术进行电子系统设计的目标是最终完成的设计与实现。
2.可编程器件分为和。
3.随着EDA技术的不断完善与成熟，的设计方法更多的被应用于
Verilog HDL设计当中。
4.目前国际上较大的PLD器件制造公司有和公司。
5.完整的条件语句将产生电路，不完整的条件语句将产生电路。
6.阻塞性赋值符号为，非阻塞性赋值符号为。
二、选择题(10分，每小题2分)
1.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述
中，正确的是。
A．FPGA全称为复杂可编程逻辑器件；
B．FPGA是基于乘积项结构的可编程逻辑器件；
C．基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D．在Altera公司生产的器件中，MAX7000系列属FPGA结构。
2.基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→综合
→_____→→适配→编程下载→硬件测试。正确的是。
①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚
A．③①B．①⑤C．④⑤D．④②
3.子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行
速度（即速度优化）；指出下列哪些方法是面积优化。
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法
A．①③⑤B．②③④C．②⑤⑥D．①④⑥
4.下列标识符中，__________是不合法的标识符。
A．9moon B．State0 C．Not_Ack_0 D．signall
5.下列语句中，不属于并行语句的是：_______
EDA试卷参考答案
一、单项选择题
1、2. 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→__A__→综合→适配→____B____→编程下载→硬件测试。P14
A. 功能仿真
B. 时序仿真
C. 逻辑综合
D. 配置
3. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__A___。P25
A. 软IP
B. 固IP
C. 硬IP
D. 全对
4. 综合是EDA设计流程的关键步骤，在下面对综合的描述中，_____D____是错误的。P15
A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件。
C. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
D. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
5. 大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过___A__实现其逻辑功能。P42
A. 可编程乘积项逻辑
B. 查找表（LUT）
C. 输入缓冲
D. 输出缓冲
6. VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____B___。P274
A. 器件外部特性
B. 器件的内部功能
C. 器件外部特性与内部功能
D. 器件的综合约束
7. 电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；下列方法中___A___不属于面积优化。P238
eda技术实用教程-veriloghdl答案
eda技术实用教程-veriloghdl答案【篇一：eda技术与vhdl程序开发基础教程课后答案】
eda的英文全称是electronic design automation
2.eda系统设计自动化eda阶段三个发展阶段
3. eda技术的应用可概括为
4.目前比较流行的主流厂家的eda软件有、
5.常用的设计输入方式有原理图输入、文本输入、状态机输入
6.常用的硬件描述语言有
7.逻辑综合后生成的网表文件为 edif
8.布局布线主要完成9.
10.常用的第三方eda工具软件有synplify/synplify pro、leonardo spectrum
1.8.2选择
1.eda技术发展历程的正确描述为（a）
a cad-cae-eda
b eda-cad-cae
c eda-cae-cad
d cae-cad-eda
2.altera的第四代eda集成开发环境为（c）
a modelsim
b mux+plus ii
c quartus ii
d ise
3.下列eda工具中，支持状态图输入方式的是（b）
a quartus ii
b ise
c ispdesignexpert
d syplify pro
4.下列几种仿真中考虑了物理模型参数的仿真是（a）
a 时序仿真
b 功能仿真
c 行为仿真
d 逻辑仿真
5.下列描述eda工程设计流程正确的是（c）
a输入-综合-布线-下载-仿真
b布线-仿真-下载-输入-综合
c输入-综合-布线-仿真-下载
d输入-仿真-综合-布线-下载
6.下列编程语言中不属于硬件描述语言的是（d）
a vhdl
b verilog
EDA技术与Verilog设计第六章课后习题部分答案
四级流水线实现的32位加法器
//第三级流水线 always@(posedge clk) begin {third_cout,third_sum}<=second_a_23_16+second_b_23_16+second_cout; third_a_31_24<=second_a_31_24; third_b_31_24<=second_b_31_24; first_sum_2<=first_sum_1; second_sum_1<=second_sum; end
else begin out<=out+1; if(out==14) co<=1; else co<=0; end endmodule
6-16
四级流水线实现的32位加法器
module wytest(clk,a,b,sum,cout);
input[31:0] a,b; input clk; output[31:0] sum; output cout; //最后输出的结果 reg[31:0] sum; reg cout; //第一级流水线的输出 reg[7:0] fist_sum; reg first_cout; //第一级流水线要缓存的数据 //未用的数据缓存 reg[7:0] first_a_31_24,first_a_23_16,first_a_15_8; reg[7:0] first_b_31_24,first_b_23_16,first_b_15_8;
(完整word版)EDA-VerilogHDL期末复习题总结必过
大规模可编程器件主要有 FPGA、 CPLD 两类， 下列对 FPGA 结构与工作原理的描述 C ）。 ． FPGA 全称为复杂可编程逻辑器件； ． FPGA 是基于乘积项结构的可编程逻辑器件； ．基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置； ．在 Altera 公司生产的器件中， MAX7000 系列属 FPGA 结构。 不完整的IF语句，其综合结果可实现（ A ） 时序逻辑电路 B.组合逻辑电 C. 双向电路 D. 三态控制电路 综合是EDA设计流程的关键步骤，在下面对综合的描述中，（ D ）是错误的。 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程； 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束； 综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中， C ）。 FPGA全称为复杂可编程逻辑器件； FPGA是基于乘积项结构的可编程逻辑器件； 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； 在Altera公司生产的器件中，MAX7000系列属FPGA结构。 以下关于状态机的描述中正确的是（ B ） ．Moore型状态机其输出是当前状态和所有输入的函数 ．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期 ．Mealy型状态机其输出是当前状态的函数 ．以上都不对 目前应用最广泛的硬件描述语言是（ B ）。 汇编语言 语言 一模块的 I/O 端口说明： “input [7:0] a;”，则关于该端口说法正确的是（ A ）。 输入端口，位宽为 8 输出端口，位宽为 8 输入端口，位宽为 7 输出端口，位宽为 7 基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合 ___ __→ → 适 配 → 编 程 下 载 → 硬 件 测 试 。 正 确 的 是( B )。 ②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚 ．③① B．①⑤ C．④⑤ D．④② 下列标识符中， ( A )是不合法的标识符。 ． 9moon B． State0 C． Not_Ack_0 D． signall 下列语句中，不属于并行语句的是：( D ) ．过程语句 B． assign语句 C．元件例化语句 D． case语句 已知 “a =1’b1; b=3'b001;”那么 {a,b} ＝（ C ） (B) 3'b001 (C) 4'b1001 (D) 3'b101 在 verilog 中，下列语句哪个不是分支语句？（ D ） (B) case (C) casez (D) repeat 在 verilog 语言中整型数据在默认情况与（ C ）位寄存器数据在实际意义上是相同的。 (B) 16 (C) 32 (D) 64 大规模可
VerilogHDL复习题与答案
VerilogHDL硬件描述语言复习
一、
1. Verilog HDL 是在哪一年首次被I E E E标准化的？
答：Verilog HDL是在1995年首次被IEEE标准化的。
2. Verilog HDL支持哪三种基本描述方式？
答：Verilog HDL可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结
构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模
3. Verilog HDL 是由哪个公司最先开发的？
答：Verilog HDL是由Gateway Design Automation公司最先开发的
4. Verilog HDL中的两类主要数据类型什么？
答：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。
5. U D P代表什么？
答：UDP代表用户定义原语
6. 写出两个开关级基本门的名称。
答：pmos nmos
7.写出两个基本逻辑门的名称。
答：and or
8.在数据流描述方式中使用什么语句描述一个设计？
答：设计的数据流行为使用连续赋值语句进行描述
9. 采用结构描述方式描述1位全加器。
答：
module full_add(a,b,cin,s,co);
input a,b,cin;
output s,co;
wire S1,T1,T2,T3;
xor
X1(S1,a,b),
X2(s,S1,cin);
and
A1(T3,a,b),
A2(T2,b,cin),
A3(T1,a,cin);
or
O1(co,T1,T2,T3);
veriloghdl答案
verilog-hdl答案
第1章简介
1.Verilog HDL是在哪一年首次被IEEE标准化的？
Verilog HDL是在1995年首次被IEEE标准化的。
2.Verilog HDL支持哪三种基本描述方式
Verilog HDL可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模
3.可以使用Verilog HDL描述一个设计的时序吗？
Verilog HDL可以清晰的建立时序模型，故可以使用Verilog HDL描述一个设计的时序。
4.语言中的什么特性能够用于描述参数化设计？
在行为级描述中， Verilog HDL不仅能够在RT L级上进行设计描述，而且能够在体系结
构级描述及其算法级行为上进行设计描述，而且能够使用门和模块实例化语句在结构级进行结构描述，这种特性可用于描述参数化设计。
5.能够使用Verilog HDL编写测试验证程序吗？
能，可以编写testbench来对编写的程序进行验证。
6.Verilog HDL是由哪个公司最先开发的？
Verilog HDL是由Gateway Design Automation公司最先开发的
7.Verilog HDL中的两类主要数据类型是什么？
线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。
8.UDP代表什么？
UDP代表用户定义原语
9.写出两个开关级基本门的名称。
pmos nmos
10.写出两个基本逻辑门的名称。
verilog hdl 习题答案
verilog hdl 习题答案
Verilog HDL 习题答案
Verilog HDL（硬件描述语言）是一种用于描述数字电路的硬件描述语言，它被广泛应用于数字系统的设计和验证。在学习Verilog HDL的过程中，练习题是非常重要的，通过解答习题可以加深对Verilog HDL语言的理解，并提高设计和编程的能力。下面我们将为您提供一些Verilog HDL习题的答案，希望能够帮助您更好地掌握这门语言。
1. 请编写一个Verilog HDL模块，实现一个4位全加器。
module full_adder(
input wire a, b, cin,
output wire sum, cout
);
assign sum = a ^ b ^ cin;
assign cout = (a & b) | (b & cin) | (a & cin);
endmodule
2. 请编写一个Verilog HDL模块，实现一个4位加法器。
module adder_4bit(
input wire [3:0] a, b,
output wire [3:0] sum
);
wire c0, c1, c2;
full_adder fa0(a[0], b[0], 1'b0, sum[0], c0);
full_adder fa1(a[1], b[1], c0, sum[1], c1);
full_adder fa2(a[2], b[2], c1, sum[2], c2);
full_adder fa3(a[3], b[3], c2, sum[3], );
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题（10分,每小题1分）
1.用EDA技术进行电子系统设计的目标是最终完成的设计与实现。
2.可编程器件分为和。
3.随着EDA技术的不断完善与成熟，的设计方法更多的被应用于
Verilog HDL设计当中。
4.目前国际上较大的PLD器件制造公司有和公司。
5.完整的条件语句将产生电路，不完整的条件语句将产生电路。
6.阻塞性赋值符号为，非阻塞性赋值符号为。
二、选择题(10分，每小题2分)
1.大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述
中，正确的是。
A．FPGA全称为复杂可编程逻辑器件；
B．FPGA是基于乘积项结构的可编程逻辑器件；
C．基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D．在Altera公司生产的器件中，MAX7000系列属FPGA结构。
2.基于EDA软件的FPGA / CPLD设计流程为：原理图/HDL文本输入→综合
→_____→→适配→编程下载→硬件测试。正确的是。
①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚
A．③①B．①⑤C．④⑤D．④②
3.子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行
速度（即速度优化）；指出下列哪些方法是面积优化。
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法
A．①③⑤B．②③④C．②⑤⑥D．①④⑥
4.下列标识符中，__________是不合法的标识符。
A．9moon B．State0 C．Not_Ack_0 D．signall
5.下列语句中，不属于并行语句的是：_______
A．过程语句B．assign语句C．元件例化语句D．case语句
三、EDA名词解释（10分）
写出下列缩写的中文含义：
ASIC：RTL：
FPGA：SOPC：
CPLD：LPM：
EDA：IEEE：
IP：ISP：
四、简答题（10分）
1、简要说明仿真时阻塞赋值与非阻塞赋值的区别（本题4分）。
答：非阻塞（non-blocking)赋值方式 ( b<= a)：
b的值被赋成新值a的操作, 并不是立刻完成的，而是在块结束时才完成；
块内的多条赋值语句在块结束时同时赋值；
硬件有对应的电路。
阻塞（blocking)赋值方式 ( b = a)：
b的值立刻被赋成新值a；
完成该赋值语句后才能执行下一句的操作；
硬件没有对应的电路，因而综合结果未知。
2、简述有限状态机FSM分为哪两类？有何区别？有限状态机的状态编码风格主要有哪三种？FSM
的三段式描述风格中，三段分别描述什么？（本题6分）
答：Mearly型，Moore型；前者与输入与当前状态有关，而后者只和当前状态有关；Binary，Gray，One-Hot编码；分别为状态保存，状态切换，输出；
五、程序注解（20分,每空1分）
module AAA ( a ,b ); 定义模块名为AAA，端口为a，b output a ; 定义a为输出端口
input [6:0] b ; 定义b为输出端口，b为7位二进制数
reg[2:0] sum; sum为reg型变量，用于统计赞成的人数integer i; 定义整型变量i为循环控制变量
reg a ; 定义a为寄存器变量
always @ (b) 过程语句，敏感变量为b
begin 语句块
sum = 0; sum初值为0
for(i = 0;i<=6;i = i+1) for语句，统计b为1的个数
if(b[i]) 条件语句
sum = sum+1; 只要有人投赞成票，则sum加1
if(sum[2]) a = 1; 若超过4人赞成，则表决通过
else a = 0; 若不到4人，则不通过
end
endmodule
本程序的逻辑功能是：7人投票表决器。
四、VerilogHDL语言编程题（1、2小题10分，3小题20分）
要求：写清分析设计步骤和注释。
1. 1.试用Verilog HDL描述一个带进位输入、输出的8位全加器。
2.端口：A、B为加数，CIN为进位输入，S为和，COUT为进位输出
3.module add4v(a,b,ci,s,co);
4.input[3:0] a;
5.input[3:0] b;
6.input ci;
7.output[3:0] s;
8.output co;
9.
10.wire[3:0] carry;
11.
12.function fa_s(input a,input b,input ci);
13.fa_s = a ^ b ^ ci;
14.endfunction
15.
16.function fa_c(input a,input b,input ci);
17.fa_c = a & b | a & ci | b & ci;
18.endfunction
19.
20.assign s[0] = fa_s(a[0],b[0],ci);
21.assign carry[0] = fa_c(a[0],b[0],ci);
22.
23.assign s[1] = fa_s(a[1],b[1],carry[0]);
24.assign carry[1] = fa_c(a[1],b[1],carry[0]);
25.
26.assign s[2] = fa_s(a[2],b[2],carry[1]);