基于多核的嵌入式HEVC解码器并行优化
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于多核的嵌入式HEVC解码器并行优化
刘鹏;杨斌;张翠芳
【期刊名称】《单片机与嵌入式系统应用》
【年(卷),期】2016(16)7
【摘要】基于一款ARM big.LITTLE架构8核嵌入式处理器,设计了一种波前并行解码优化方法,主要包括像素重构并行、去方块滤波并行、样点自适应补偿并行等内容,突破了模块设计的边界限制,改善了Cache命中率,提升了解码效率.在Exynos5 Octa处理器平台上的运行测试达到了较好的解码效果.
【总页数】5页(P23-26,30)
【作者】刘鹏;杨斌;张翠芳
【作者单位】西南交通大学信息科学与技术学院,成都610031;西南交通大学信息科学与技术学院,成都610031;西南交通大学信息科学与技术学院,成都610031【正文语种】中文
【中图分类】TP368.1
【相关文献】
1.基于Caffe的嵌入式多核处理器深度学习框架并行实现 [J], 高榕;张良;梅魁志
2.HEVC并行解码器设计 [J], 许珊珊;马幼鸣;顾长海
3.基于多核处理器的HEVC解码器实现与优化 [J], 唐飞;虞志益
4.基于异构多核并行加速的嵌入式神经网络人脸识别方法 [J], 高放;黄樟钦
5.并行帧缓存设备:基于多核CPU的Xorg并行显示优化 [J], 高珑;戴华东;杨沙洲;丁滟
因版权原因，仅展示原文概要，查看原文内容请购买。