TI_C6000_Chapter11

合集下载

c6000中文说明书-精密空调机组微处理控制器操作手册

c6000中文说明书-精密空调机组微处理控制器操作手册

Stulz C6000控制器第52索引精密空调机组微处理控制器操作手册目录页码简介 (3)安全须知 (3)页码代号 (3)控制器说明 (4)操作界面 (6)控制器操作 (7)菜单对话框和参数说明启动窗口.............................................................................. .. (8)标准窗口 (9)“信息”菜单..................................................................... ......... .. 10“控制”菜单................................................................................. .... .12“服务”菜单................................................................................. . (17)功能说明监控器操作.................................................................................... (26)GE操作 (27)干冷器操作 (28)两套系统的顺序控制 (29)总线顺序控制 (31)数字自控连接 (32)备份运行 (34)传感器的故障 (36)信号....................................................................................... (37)控制器出厂时的设........................................................................ (40)控制图....................................................................................... (42)硬件说明控制器.......... .. (44)下载新软件 (45)标准I/O板 (48)扩展I/O板 (52)温度/湿度传感器 (54)系统配置带I/O板的C6000的电路图 (55)第一模块带监控器的C6000的电路图 (55)第二模块带监控器的C6000的电路图 (56)打印机连接 (57)电脑连接 (57)故障排除 (58)信息水平概述 (59)控制水平概述 (60)服务水平概述 (61)简介本手册对控制器的操作和设计进行了说明,控制器组成了空调单元的中央控制站,整个空调都是由控制器控制和检测的。

DSP开发宝典

DSP开发宝典

4.2运行时环境
4.1 TMS320C6000 系列C/C++语言实

4.3运行时支持函 数
4.4
TMS320C6000 系列C/C++代码
优化
4.5 C/C++语 言和汇编的混 合编程
4.1 TMS320C6000系列C/C++语言实现
4.1.1 TMS320C6000系列C语言特点 4.1.2 TMS320C6000系列C++语言特点 4.1.3 TMS320C6000系列C/C++语言关键字 4.1.4 pragma伪指令 4.1.5初始化静态变量和全局变量
6.5指定段的运行地址
6.5.1指定加载地址和运行地址 6.5.2未初始化段 6.5.3使用.label伪指令引用加载地址
7.1应用软件开发流 程及工具
7.2集成开发环境 (CCS)
7.3开发应用程序
7.4开发DSP/BIOS程 序
7.2集成开发环境(CCS)
7.2.1 CCS概述 7.2.2 CCS开发环境的安装和配置 7.2.3文本编辑器 7.2.4调试工具 7.2.5自动化(项目管理) 7.2.6 DSP/BIOS插件
3.3使用C/C++编译 器
3.4优化代码
3.5使用汇编优 化器
3.2 C/C++编译器概述
3.2.1 ISO标准 3.2.2输出文件 3.2.3编译器接口 3.2.4编译器操作 3.2.5编译器工具
3.3使用C/C++编译器
3.3.1编译器 3.3.2调用C/C++编译器 3.3.3设置选项改变编译器的行为 3.3.4常用选项 3.3.5指定文件名 3.3.6设置目录 3.3.7设置默认的编译选项

c2000,c5000,c6000系列DSP编程方法

c2000,c5000,c6000系列DSP编程方法

二、TI公司三大系列内部结构的简介 1、C2000系列的内部结构1,C2000系列基于改进的哈佛结构,支持分开的程序空间和数据空间。

还有第三个空间,即I/O空间,用于片外总线接口。

外设总线映射到数据空间,因此,运行在数据空间的所有指令,都可以运行于所有的外设寄存器。

C2000系列的CPU包括:一个32位的中心算术逻辑单元(CALU)、一个32位的累加器(ACC)、CALU具有输入和输出数据定标移位器、一个16x16位乘法器、一个乘积定标移位器、数据地址产生逻辑:包括8个辅助寄存器和1个辅助寄存器算术单元(ARAU)、程序地址产生单元C2000系列采用2xLPASIC核,其内部设有6组16位的数据与程序总线。

这6组总线是:PAB(ProgramAddr.Bus)程序地址总线DRAB(Data-ReadAddr.Bus)数据读地址总线; DWAB(Data-WriteAddr.Bus)数据写地址总线; PRDB(ProgramReadBus)程序读总线;DRDB(DataReadBus)数据读总线;DWEB(DataWriteBus)数据写总线。

将数据读地址总线(DRAB)和数据写地址总线(DWAB)分开,CPU就可以在同一个机器周期内读和写数据。

C2000系列具有以下类型的片内存储器:双访问RAM(DARAM),即一个机器周期内可以访问两次的存器;FlashEEPROM或工厂掩模的ROM。

C2000系列的存储器分为单独可选择的4个空间,总共的地址范围为224K字:程序存储器(64K字);局部数据存储器(32K字);全局数据存储器(64K字);输入/输出(64K字)。

2、C5000系列的内部结构C5000系列中央处理单元CPU包括算术逻辑单元、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址发生器、比较选择单元、指数编码器。

具体内容如下①先进的多总线结构,具有1条程序存储器数据总线、3条数据存储器数据总线和4条地址总线;②40位算术逻辑单元(ALU),包括40位的桶形移位寄存器和2个独立的40位的累加器;③17位乘17位的并行乘法器与一个40位的专用加法器结合在一起,用于单周期乘/累加操作;④比较、选择和存储单元(CSSU),用于Viterbi操作(一种通信的编码方式)中的加/比较选择;⑤指数编码器用于在单周期内计算40位累加器的指数值;⑥2个地址生成器,包括8个辅助寄存器和2个辅助寄存器算术单元[6]。

C6000系列DSP体系结构介绍

C6000系列DSP体系结构介绍

C6000系列DSP体系结构介绍C6000 体系结构和汇编语言远见品质General DSP System Block DiagramInternal MemoryInternal BusesExternal MemoryCentral Processing UnitP E R I P H E R A L S远见品质C6000 CPU ArchitectureVLIW, Very Long Instruction word远见品质C6201/04/05 片内存储器远见品质C6701片内存储器远见品质C64x 片内2级存储器C64的 L1D的存储体结构:8×32bit 。

(32B) L1D行:64B。

共128组(4K字)远见品质程序员角度的DSP结构:存储器的层次片外存储器片内存储器数据寄存器处理单元远见品质C62xx CPU Core远见品质C67xx CPU Core远见品质C64xx CPU Core远见品质u u u u u u u u u u u u u一条C6000的指令和其机器码C6000: ADD .D2 B5,B4,B4 ADD (.D2 or.D1) src2,src1,dst1 00000010000101001000100001000010 000 0 00100 00101 00100 010000 10000 1 0 (1) (2) (3) (4) (5) (6)(7)(8)(9)(1) 条件寄存器: A1,A2,B0~2; C64添加A0 (2) z,指定条件寄存器的判断条件 (3) dst,目的 (4) src2,源2 (5) src1, 源1 (6) 操作码:设定唯一指令的码,sint,2个源和目标都为有符号整数且功能单元为D时的操作码就是010000 ; (7) 固定值 (8) s,选择A边寄存器还是B边寄存器 (9) p,是否并行远见品质对比:8086的ADD指令8086/8088 一条指令长1~6字节 8086 ADD CX,DX CX和DX相加放到CX 000000 0 1 11 001 010;寻址方式和立即数,这里没有ADD (1) (2) (3) (4)(5)(1)0 reg为目的,(2)1 字处理(8086的字为16bit), 表示操作的是CX,DX不是 CL,DL。

BIOS_11_SIO_PSP

BIOS_11_SIO_PSP
QUEs, Streams (SIO) and Drivers (PSP)…
Chapter 11 C6000 Embedded Design Workshop Using BIOS
T TO
Technical Training Organization
Copyright © 2010 Texas Instruments. All rights reserved. 1
Int status
SIO_issue passes an “IOM Packet” buffer descriptor to DEV via stream
SIO_reclaim waits for an IOM Packet to be returned by the DEV via stream
Objectives
▪ Describe the basic concepts of msg
passing via QUEs
▪ Analyze BIOS streams – SIO – and
the key APIs used
▪ Adapt a TSK to use SIO (Stream I/O) ▪ Describe the benefits of multi-buffer
Issue to an input device is usually of an ‘empty’ buffer to be filled Issue to output device is usually ‘full’ buffer to be consumed TSK will ‘reclaim’ the issued buffer to: read new input data or obtain “used” output buffer Stream will block the TSK on reclaim if no buffer currently available Stream unblocks TSK when data buffer becomes available

新科瑞C6000变频器说明书20130820 (第二版)

新科瑞C6000变频器说明书20130820 (第二版)

前言感谢您购买新科瑞电气技术有限公司生产的C6000系列变频器。

本手册提供用户安装配线、参数设定、故障诊断和排除及日常维护相关注意事项。

为确保能正确安装、操作C6000系列变频器,发挥其优越性能,及确保使用者安全,请在装机之前,详细阅读本使用手册,并请妥善保存或交给该机器的使用者。

C6000是将客户通用需求与客户个性化需求、行业性需求有机融合的产品,内置PID、多段速、简易PLC、输入输出端子、脉冲频率给定、停电和停机参数存储选择、频率给定通道与运行命令通道捆绑、双频率源给定控制、摆频控制等,为设备制造业客户提供高集成度的一体化解决方案,对降低系统成本,提高系统可靠性具有极大价值。

由于致力于变频器技术的不断改善,本产品采用的产品技术规范可能会发生变化,资料如有改动,恕不另行通知。

本产品用户手册应妥善保存至变频器报废为止。

本公司保留不预先通知而修改本手册的权利,解释权归本公司所有;如果您有任何疑问或问题,请及时与代理商或本公司保持联系,欢迎您提出改进的意见或建议。

目录第一章安全注意事项 (1)1.1 安全信息的标志和定义 (1)1.2 安全事项 (1)1.3 注意事项 (5)第二章产品简介 (7)2.1 变频器铭牌说明 (7)2.2 变频器命名规则 (7)2.3 C6000三相变频器系列机型 (8)2.4 产品通用技术规格 (9)2.5 产品外形尺寸 (10)2.6 变频器的日常保养与维护 (15)2.7 变频器的保修说明 (16)第三章安装及配线 (17)3.1 变频器的安装 (17)3.1.1 安装环境 (17)3.1.2 安装及间隔要求 (17)3.1.3 操作面板的拆卸和安装 (18)3.1.4 盖板的拆卸和安装 (19)3.2 变频器的配线 (20)3.2.1 变频器与外围设备的连接 (20)3.2.2 标准配线图 (21)3.2.3 接线端子配置 (22)第四章变频器的运行与操作 (28)4.1 操作面板显示界面 (28)4.2 键盘操作方法 (28)4.3 电机参数自学习 (31)4.4 变频器的各种状态 (31)4.5 首次上电 (32)第五章功能参数简表 (33)第六章参数详解 (44)6.1 基本参数组(F0组) (44)6.2 电机参数(F1组) (51)6.3 启停控制(F2组) (52)6.4 矢量控制参数(F3组) (56)6.5 V/F控制参数(F4组) (58)6.6 输入端子(F5组) (60)6.7 输出端子(F6组) (67)6.8 键盘与显示(F7组) (70)6.9 辅助功能(F8组) (72)6.10 保护与故障(F9组) (76)6.11 过程PID功能(FA组) (80)6.12 多段速(FB组) (84)6.13 通讯参数(FC组) (85)6.14 保留功能(PD组) (87)6.15 厂家参数(PE组) (87)第七章故障检查与排除 (88)7.1 故障信息及排除方法 (88)7.2 常见故障及其处理方法 (90)第八章通讯协议 (91)8.1 协议内容 (91)8.2 应用方式 (91)8.3 总线结构 (91)8.4 协议说明 (91)8.5 通讯帧结构 (92)8.6 命令码及通讯数据描述 (94)第九章选件/附件 (104)9.1 交流电抗器 (104)9.2 直流电抗器 (105)9.3 远方操作键盘 (105)9.4 制动单元DB及制动电阻BR (106)第一章安全注意事项本产品的安全运行取决于正确地运输、安装、操作及保养维护,在进行这些工作之前,请务必注意有关安全方面的提示。

【FAQ】C6000多核常见问题汇总

【FAQ】C6000多核常见问题汇总

【FAQ】C6000多核常见问题汇总ARM Part1. TI Keystone系列产品包含哪几类ARM的处理器?A: TI Keystone系列产品按照其产品定位以及应用领域主要采用ARMv7 Cortex-A架构的处理器,目前主要有包含单核Cortex-A8的产品以及包含多核(1, 2, 4核)Cortex-A15的产品。

2. TI产品集成的ARM处理器是否有功能上的裁剪?A: TI产品内集成的ARM处理器基本保留Cortex-A架构内的所有特性,最新的集成Cortex-A15的KeystoneII产品继承了Cortex-A 架构的所有属性,包括安全扩展的TrustZone以及硬件虚拟化功能的支持。

3. TI是否提供其产品中ARM上的编译器或是推荐用哪种编译器?A: 目前TI没有相关ARM编译器的开发及支持计划,TI推荐使用开源交叉编译链Launchpad(Linaro组织下的编译非Linux ABI的编译器),由于ARM是这个组织的主要贡献者和开发者,所以该编译器对于ARM部分能够有很好的版本演进以及优化支持。

4. TI的CCS是否可以像编译DSP那样通过图形界面编译ARM的工程?A: TI的CCS自v5.4.0开始集成基于了GCCv4.7.3的Luanchpad 开源交叉编译链(CCS后续版本会随GCC版本演进而集成更新版本),用户可以不需要手工编写Makefile而通过CCS的图形界面来进行代码修改及编译。

5. TI的CCS是否可以运行及调试其相应产品中的ARM工程?A: TI提供其集成ARM的产品的软件仿真器(Simulator),可以通过CCS进行加载及运行以进行代码仿真;并且支持在安装相应版本的Emulation packet及驱动后连接TI相应产品的EVM板以在硬件上运行和调试代码。

在使用相应仿真器之后可以实现软件、硬件断点,全局、局部变量查看,核内寄存器及反汇编代码查看等类似于DSP下使用的调试手段。

C6000芯片(C64x)构架

C6000芯片(C64x)构架
(16KB)
CPU
L2 Unified
(1MB)
EMIF
Auto via EDMA
L1 Data
(16KB)
PDF 文件使用 "pdfFactory Pro" 试用版本创建
两级缓存的访问逻辑
CPU requests data
No Is data in L1? Is data in L2?
n n n n
Offset是字偏移地址 行容量: 64字节 Word字段选择组中相应的字 Set Index确定该组在L1D中的位置 Tag使该地址数据的一个唯一标记
PDF 文件使用 "pdfFactory Pro" 试用版本创建
L1D的访问描述
n
n
n
CPU的数据访问如果命中L1D,将单周期返 回需要的数据。 如果没有命中L1D,命中的是L2,对于 C621x/C671x,CPU将被阻塞4个时钟周 期;对于C64x,CPU将被阻塞2~8个时钟 周期。 如果也没有命中L2,CPU将被阻塞,直到 L2从外部存储空间取得相应数据,送入 L1D,再送入CPU。
CPU
P E R I P H E R A L S

PDF 文件使用 "pdfFactory Pro" 试用版本创建
TMS320C62xx/64xx/67xx结构框图
程序读入及 指令译码、 分配机构 芯片测试和 仿真端口及 其控制逻辑
程序执行机构
PDF 文件使用 "pdfFactory Pro" 试用版本创建
1 3 2 4
5
PDF 文件使用 "pdfFactory Pro" 试用版本创建

C6000系列教程一解析

C6000系列教程一解析

BIT/TI
第一讲TMS320C62xx/C67xx结构概述
17
3. 递减循环计数
BIT/TI
第一讲TMS320C62xx/C67xx结构概述
18
4.条件指令
所有指令都是根据下面条件寄存器的值为 0或非0条件地执行:
A1、A2、B0、B1、B2
代码语法 [A2] [!A2]
指令执行条件 A2 0 A2=0
8
用C62xx实现算法举例
• 多数DSP算法包括如下运算:
• 运算操作:相乘、相加、循环和更新数据 C62xx如何实现这个运算?
BIT/TI
第一讲TMS320C62xx/C67xx结构概述
9
点积运算
• 运算的两个基本指令:
BIT/TI
第一讲TMS320C62xx/C67xx结构概述
10
相乘(.M单元)
C6000系列教程一解析
学习内容
• 了解C62xx/C67xx CPU基本结构和 指令
• 了解C62xx /C67xx存储器映射和外 设主要特点
• 初步掌握开发工具
BIT/TI
第一讲TMS320C62xx/C67xx结构概述
2
题目
一、概述 二、 C62xx /C67xx CPU结构介绍 三、指令集概述 四、 C6201 CPU内部数据总线 五、 C62xx存储器映射 六、 C62xx外设 七、 C62xx系统方框图 八、开发工具简介
.M 单元(.M1,.M2) .D 单元(.D1,.D2)
定点操作 32/40 位算术和比较操作 32 位中最左边 1 或 0 的位数计数 32 位和 40 位计数 32 位逻辑操作 32 位算术操作 32/40 位移位和 32 位位操作 32 位逻辑操作 转移 常数产生 寄存器与控制寄存器传递 (仅.S2) 16×16 乘法操作

TI C6000DSP系列EMIF接口

TI C6000DSP系列EMIF接口

KeyStone ArchitectureExternal Memory Interface (EMIF16) User GuideLiterature Number:SPRUGZ3AMay 2011 Release HistoryRelease Date Chapter/Topic Description/CommentsRevision A May 2011‘‘Introduction’’In the ‘‘Features’’ section, updated the description of features not supported andadded additional information about the 64MB limit.1.0January 2011All Initial Releaseø-ii KeyStone Architecture External Memory Interface (EMIF16) User Guide SPRUGZ3A—May 2011Submit Documentation FeedbackContents SPRUGZ3A—May 2011KeyStone Architecture External Memory Interface (EMIF16) User Guide ø-iii Submit Documentation Feedback ContentsRelease History. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ø-iiList of Tables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ø-vList of Figures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .ø-viPreface ø-viiAbout This Manual. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .ø-viiNotational Conventions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .ø-viiRelated Documentation from Texas Instruments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ø-viiiTrademarks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ø-viii Chapter 1Introduction 1-11.1Purpose of the Peripheral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-21.2Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-2Chapter 2Architecture2-12.1EMIF16 Signal Descriptions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-22.2Memory Organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-32.3Supported Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-32.4Configuring the EMIF16 for Asynchronous Access. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-32.5ASRAM/NOR Flash Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-42.5.1EMIF16 Signal Description – ASRAM/NOR Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-52.5.2Programmable EMIF16 Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-62.5.3EMIF16 Truth Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-62.5.4Switching Waveforms. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-72.5.4.1Asynchronous Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-72.5.4.2Asynchronous Writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-82.5.5Select Strobe Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-92.5.5.1Asynchronous Reads in SS Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-102.5.5.2Asynchronous Writes in SS Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-112.5.6WE Strobe Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-12Chapter 3Operating Modes 3-13.1NAND Flash Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-23.1.1Connecting to NAND Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-23.2Configuring EMIF16 in NAND Flash Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-33.3EMIF16 Signal Description – NAND Flash. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-33.4Using ALE and CLE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-43.5NAND Read and Program Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-43.6Checking the Status of Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-53.7ECC Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-53.8Extended Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-93.9Data Bus Parking. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-93.10Interrupt Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-93.11NOR Flash Page Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-103.12Reset Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-10Contents ø-iv KeyStone Architecture External Memory Interface (EMIF16) User Guide SPRUGZ3A—May 2011Submit Documentation Feedback Chapter 4Registers 4-14.1Registers Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-24.2Revision Code and Status Register (RCSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-34.3Async Wait Cycle Config Register (AWCCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-44.4Async 1 Config Register (A1CR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-64.5Async 2 Config Register (A2CR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-74.6Async 3 Config Register (A3CR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-74.7Async 4 Config Register (A4CR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-74.8Interrupt Raw Register (IRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-84.9Interrupt Masked Register (IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-94.10Interrupt Mask Set Register (IMSR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-104.11Interrupt Mask Clear Register (IMCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-114.12NAND Flash Control Register (NANDFCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-124.13NAND Flash Status Register (NANDFSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-144.14Page Mode Control Register (PMCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-154.15NAND Flash CS2 (CE0) 1-Bit ECC Register (NFECCCS2R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-174.16NAND Flash CS3 (CE1) 1-Bit ECC Register (NFECCCS3R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-184.17NAND Flash CS4 (CE2) 1-Bit ECC Register (NFECCCS4R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-184.18NAND Flash CS5 (CE3) 1-Bit ECC Register (NFECCCS5R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-184.19NAND Flash 4-Bit ECC Load Register (NANDF4BECCLR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-184.20NAND Flash 4-Bit ECC 1 Register (NANDF4BECC1R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-194.21NAND Flash 4-Bit ECC 2 Register (NANDF4BECC2R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-204.22NAND Flash 4-Bit ECC 3 Register (NANDF4BECC3R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-214.23NAND Flash 4-Bit ECC 4 Register (NANDF4BECC4R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-224.24NAND Flash Error Address 1 Register (NANDFEA1R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-234.25NAND Flash Error Address 2 Register (NANDFEA2R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-244.26NAND Flash Error Value 1 Register (NANDFEV1R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-254.27NAND Flash Error Value 2 Register (NANDFEV2R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-26Index IX-1List of Tables SPRUGZ3A—May 2011KeyStone Architecture External Memory Interface (EMIF16) User Guide ø-v Submit Documentation Feedback List of TablesTable 2-1EMIF16 Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-2Table 2-2ASRAM/NOR Flash Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-5Table 2-3Control Signal Truth Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6Table 3-1NAND interface signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3Table 3-2CE0 Addressing when EMIFA11 and EMIFA12 are used as ALE and CLE respectively. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-4Table 3-34-bit ECC calculation bits in NAND Flash Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-6Table 3-4Interrupt status and control bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-10Table 4-1EMIF16 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2Table 4-2Revision Code and Status Register (RCSR) Field Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3Table 4-3Async Wait Cycle Config Register (AWCCR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4Table 4-4Async 1 Config Register (A1CR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6Table 4-5Interrupt Raw Register (IRR) Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-8Table 4-6Interrupt Masked Register (IMR) Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-9Table 4-7Interrupt Mask Set Register (IMSR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-10Table 4-8Interrupt Mask Clear Register (IMCR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-11Table 4-9NAND Flash Control Register (NANDFCR) Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-12Table 4-10NAND Flash Status Register (NANDFSR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-14Table 4-11Page Mode Control Register (PMCR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-15Table 4-12NAND Flash CS2 (CE0) 1-Bit ECC Register (NFECCCS2R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-17Table 4-13NAND Flash 4-Bit ECC Load Register (NANDF4BECCLR) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-18Table 4-14NAND Flash 4-Bit ECC 1 Register (NANDF4BECC1R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-19Table 4-15NAND Flash 4-Bit ECC 2 Register (NANDF4BECC2R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-20Table 4-16NAND Flash 4-Bit ECC 3 Register (NANDF4BECC3R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-21Table 4-17NAND Flash 4-Bit ECC 4 Register (NANDF4BECC4R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-22Table 4-18NAND Flash Error Address 1 Register (NANDFEA1R) Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-23Table 4-19NAND Flash Error Address 2 Register (NANDFEA2R) Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-24Table 4-20NAND Flash Error Value 1 Register (NANDFEV1R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-25Table 4-21NAND Flash Error Value 2 Register (NANDFEV2R) Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-26List of Figures ø-vi KeyStone Architecture External Memory Interface (EMIF16) User Guide SPRUGZ3A—May 2011Submit Documentation Feedback List of FiguresFigure 2-1Basic Block diagram for EMIF16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-2Figure 2-2Connecting to 16-bit ASRAM (see note below). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4Figure 2-3Connecting to 8-bit ASRAM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-5Figure 2-4Asynchronous Read Timing Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8Figure 2-5Asynchronous Write Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9Figure 2-6Asynchronous Read Cycle (Select Strobe mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-11Figure 2-7Write Cycle (Select Strobe Mode). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-12Figure 2-8Asynchronous Writes (WE Strobe Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-13Figure 2-9Asynchronous Reads (WE Strobe Mode). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-13Figure 3-1Connecting to 8-bit NAND Flash . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2Figure 3-2Connecting to 16-bit NAND Flash. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2Figure 3-31-bit ECC calculation for 8-bit NAND device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-5Figure 4-1Revision Code and Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3Figure 4-2Async Wait Cycle Config Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4Figure 4-3Async 1 Config Register (A1CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6Figure 4-4Interrupt Raw Register (IRR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-8Figure 4-5Interrupt Masked Register (IMR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-9Figure 4-6Interrupt Mask Set Register (IMSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-10Figure 4-7Interrupt Mask Clear Register (IMCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-11Figure 4-8NAND Flash Control Register (NANDFCR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-12Figure 4-9NAND Flash Status Register (NANDFSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-14Figure 4-10Page Mode Control Register (PMCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-15Figure 4-11NAND Flash CS2 (CE0) 1-Bit ECC Register (NFECCCS2R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-17Figure 4-12NAND Flash 4-Bit ECC Load Register (NANDF4BECCLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-18Figure 4-13NAND Flash 4-Bit ECC 1 Register (NANDF4BECC1R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-19Figure 4-14NAND Flash 4-Bit ECC 2 Register (NANDF4BECC2R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-20Figure 4-15NAND Flash 4-Bit ECC 3 Register (NANDF4BECC3R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-21Figure 4-16NAND Flash 4-Bit ECC 4 Register (NANDF4BECC4R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-22Figure 4-17NAND Flash Error Address 1 Register (NANDFEA1R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-23Figure 4-18NAND Flash Error Address 2 Register (NANDFEA2R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-24Figure 4-19NAND Flash Error Value 1 Register (NANDFEV1R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-25Figure 4-20NAND Flash Error Value 2 Register (NANDFEV2R) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-26SPRUGZ3A—May 2011KeyStone Architecture External Memory Interface (EMIF16) User Guide ø-vii Submit Documentation Feedback PrefaceAbout This ManualThis document describes the operation of the External Memory Interface (EMIF16) module in the KeyStone DSP family (refer to the device data manual for applicability to a particular part). The EMIF16 module is accessible across all the cores and all system masters that are not cores.Notational ConventionsThis document uses the following conventions:•Commands and keywords are in boldface font.•Arguments for which you supply values are in italic font.•Terminal sessions and information the system displays are in screen font .•Information you must enter is in boldface screen font .•Elements in square brackets ([ ]) are optional.Notes use the following conventions:Note—Means reader take note. Notes contain helpful suggestions or references to material not covered in the publication.The information in a caution or a warning is provided for your protection. Please readeach caution and warning carefully.CAUTION—Indicates the possibility of service interruption if precautions arenot taken.WARNING—Indicates the possibility of damage to equipment if precautions are not taken.Preface Related Documentation from Texas InstrumentsTMS320C6000 DSP and Instruction Set Reference Guide SPRU189TMS320C6000 Programmer’s Guide.SPRU198TMS320C6000 Code Composer Studio Forum ForumC66x CorePac User Guide SPRUGW0TrademarksAll brand names and trademarks mentioned in this document are the property of Texas Instruments Incorporatedor their respective owners, as applicable.ø-viii KeyStone Architecture External Memory Interface (EMIF16) User Guide SPRUGZ3A—May 2011Submit Documentation FeedbackSPRUGZ3A—May 2011KeyStone Architecture External Memory Interface (EMIF16) User Guide 1-1Submit Documentation Feedback IntroductionThis manual describes the External Memory Interface peripheral utilizing a 16-bit bus (EMIF16). This manual describes the purpose, features, architecture, operating modes, and registers of the EMIF16.This chapter provides the following information:1.1"Purpose of the Peripheral " on page 1-21.2"Features " on page 1-21.1Purpose of the Peripheral1-2KeyStone Architecture External Memory Interface (EMIF16) User Guide SPRUGZ3A—May 2011Submit Documentation Feedback Chapter 1—Introduction 1.1Purpose of the PeripheralThe EMIF16 module is intended to provide a glue-less interface to a variety of asynchronous memory devices like ASRAM, NOR and NAND memory. A total of 256M bytes of any of these memories can be accessed at any given time via four chip selects with 64M byte access per chip select. NOR Flash can be used for boot purposes. These memories can also be used for Data Logging purposes.Synchronous memories such as DDR1 SDRAM, SDR SDRAM and Mobile SDR are not supported. Refer to the data manual for a particular KeyStone part for information on the number of instances of this peripheral supported.1.2FeaturesThe EMIF16 module supports the following features:•Up to 256MB asynchronous address range over 4 chip selects•8-bit and 16-bit data widths•Programmable cycle timings for each chip select•Extended wait support (if available model supports)•Select Strobe mode support (if available model supports)•Page/Burst mode read support for NOR Flash•1-bit ECC for 8-bit and 16-bit NAND Flash (Does not support error correction)•4-bit ECC for 8-bit and 16-bit NAND Flash (Does not support error correction)•Big and little endian operationThe EMIF16 module does not support the following features:•Synchronous devices such as SDR DRAM, DDR1 SDRAM and Mobile SDR•32-bit mode operation•OneNAND and PCMCIA interfaces•NAND Flash that requires chip select to stay low during t Rtime for readsNote—The 64MB limit per chip select applies only for asynchronous memoriesthat use the EMIF16 address bus for addressing - typically ASRAM and NOR flash. NAND flash uses the data bus as a multiplexed data/address bus and does not use EMIF16 address pins for addressing (Only CLE and ALE signals use the address bus. Refer to Section 3.1‘‘NAND Flash Mode ’’ for more details). So NAND Flash > 64MB can be supported on one chip select.。

TI DSP c6000的二次boot

TI DSP c6000的二次boot

C6000EMIF接口EEPROM启动的二次bootloader140lab of uestc一,二次boot概述C6000有3种启动方式✓直接执行方式。

这种方式中,DSP采用map0储器映射方式,即地址0x00000000指向片外的存储器。

上电后DSP直接从地址0x00000000开始执行。

注意这种模式并不适用于TMS320C621x/C671x系列的芯片。

✓主机启动模式。

主机通过DSP的HPI口搬移代码和启动DSP。

✓EMIF接口的并行ROM启动模式.上电后DSP通过EMIF接口装载代码,在上述各种启动模式中,ROM启动模式实现简单,速度较快,在实际系统应用中也最为广泛,本文会主要介绍这种启动模式,当采用EMIF接口的并行ROM启动模式时,大多数6000系列的DSP芯片只能从CE1向地址0处搬移1K bytes的代码,那么当应用程序代码超过1K bytes时就需要两次的代码搬移,这就是所说的二级启动过程。

简单过程如下。

1,DSP上电或硬复位时通过EDMA自动地从EMIF接口的BE1空间搬移的1k bytes的二次boot代码到片内ram的0x00000000到0x00000400空间2,搬移完成后自动跳转到地址0x00000000处执行搬移进来的二次boot代码。

3,二级boot代码将应用程序从外部存储器搬移到内部RAM中,并且在代码搬移完后跳转到程序入口地址c_int00。

当需要访问外部存储器时,二级启动代码应包括对EMIF寄存器的配置,这些寄存器包括EMIF_GCR,EMIF_CE0,EMIF_SDCTRL及EMIF_SDRP,对这些寄存器的配置可根据原理图的设计及程序的要求用户自己进行编写。

对于有内部PLL控制时钟的DSP6000芯片,TI推荐在二级启动代码中配置PLL以提高启动的速度。

二次boot 代码长度必须小于1k个bytes,这使得我们很难用c语言来编写二次boot代码。

因为初始化c运行环境需要空间不小。

TI C6000系列DSP

TI C6000系列DSP

第二章基于TI C6000系列DSP的C /C++程序优化技术2.1 TMS320C6000 处理器介绍TM S320C6000 是 TM S320 系列产品中的新一代高性能DSP 芯片,共分为两大系列。

其中定点系列为TM S320C62xx和TM S320C64xx;浮点系列为TM S320C67xx 。

由于 TM S320C6000 的开发主要面向数据密集型算法 ,它有着丰富的内部资源和强大的运算能力 ,所以被广泛地应用于数字通信和图像处理等领域。

C6000 系列 CPU 中的 8 个功能单元可以并行操作 ,并且其中两个功能单元为硬件乘法运算单元 ,大大地提高了乘法速度。

DSP 采用具有独立程序总线和数据总线的哈佛总线结构 ,仅片内程序总线宽度就可达到256 位 ,即每周期可并行执行 8 条 32 位指令;片内两套数据总线的宽度分别为 32 位; 此外 ,DSP 还有一套32 位DMA 专用总线用于传输。

灵活的总线结构使得数据瓶颈对系统性能的限制大大缓解。

C6000 的通用寄存器组能支持 32 位和 40 位定点数据操作 , 另外C67xx 和 C64xx 还分别支持 64 位双精度数据和 64 位双字定点数据操作。

除了多功能单元外 ,流水技术是提高 DSP 程序执行效率的另一主要手段。

由于TM S320C6000 的特殊结构 ,功能单元同时执行的各种操作可由VL IW 长指令分配模块来同步执行 ,使 8 条并行指令同时通过流水线的每个节拍 ,极大地提高了机器的吞吐量。

2.2 C6000 软件开发流程图 2-1为 C6000的软件开发流程图。

图中阴影部分是开发 C代码的常规流程 ,其他部分用于辅助和加速开发过程。

图2-1软件开发流程C/ C + +源文件首先经过C/ C + +编译器转换为 C6000汇编源代码。

编译器、优化器(optimizer)和交叠工具是 C/ C + +编译器的组成部分。

TI C6000 介绍

TI C6000  介绍

Chapter 1 IntroductionLearning Objectives◆Why process signals digitally?◆Definition of a real-time application.◆Why use D igital S ignal P rocessingprocessors?◆What are the typical DSP algorithms?◆Parameters to consider when choosing aDSP processor.◆Programmable vs ASIC DSP.◆Texas Instruments’ TMS320 family.◆Digital signal processing techniques arenow so powerful that sometimes it isextremely difficult, if not impossible, for analogue signal processing to achievesimilar performance.◆Examples:♦FIR filter with linear phase.♦Adaptive filters.◆Analogue signal processing is achievedby using analogue components such as:♦Resistors.♦Capacitors.♦Inductors.◆The inherent tolerances associated withthese components, temperature, voltage changes and mechanical vibrations can dramatically affect the effectiveness ofthe analogue circuitry.◆With DSP it is easy to:♦Change applications.♦Correct applications.♦Update applications.◆Additionally DSP reduces:♦Noise susceptibility.♦Chip count.♦Development time.♦Cost.♦Power consumption.Why NOT go digital?◆High frequency signals cannot beprocessed digitally because of tworeasons:♦A nalog to D igital C onverters, ADC cannotwork fast enough.♦The application can be too complex to beperformed in real-time.◆Why not use a General PurposeProcessor (GPP) such as a Pentiuminstead of a DSP processor?♦What is the power consumption of aPentium and a DSP processor?♦What is the cost of a Pentium and a DSPprocessor?◆Use a DSP processor when the followingare required:♦Cost saving.♦Smaller size.♦Low power consumption.♦Processing of many “high” frequencysignals in real-time.◆Use a GPP processor when the followingare required:♦Large memory.♦Advanced operating systems.What are the typical DSP algorithms?AlgorithmEquation Finite Impulse Response Filter∑=-=Mk kk n x an y 0)()(Infinite Impulse Response Filter∑∑==-+-=Nk kM k kk n y bk n x an y 1)()()(Convolution∑=-=N k k n h k x n y 0)()()(Discrete Fourier Transform∑-=-=10])/2(exp[)()(N n nk N j n x k X πDiscrete Cosine Transform ()()∑-=⎥⎦⎤⎢⎣⎡+=1122cos ).().(N x x u N x f u c u F πThe Sum of Products (SOP) is the key element in most DSP algorithms:Hardware vs. Microcode multiplication ◆DSP processors are optimised to performmultiplication and addition operations.◆Multiplication and addition are done inhardware and in one cycle.◆Example: 4-bit multiply (unsigned).1011 x 11101011 x 1110Hardware Microcode1001101000001011.1011..1011...10011010Cycle 1 Cycle 2 Cycle 3 Cycle 4 Cycle 5。

C6000系列DSP的CPU结构概述

C6000系列DSP的CPU结构概述

允许寄存器产生的数据地址支 持同侧寄存器到存储器的存取 操作.
也允许寄存器产生的数据地址 支持另一侧寄存器到存储器的 存取操作
ST1a 32MSB
TMS320C64x存储器读取通路
控制寄存器
控制寄存器缩写 AMR
控制寄存器名称 寻址模式寄存器
描述 指定是否使用线性或循环寻址,也包括循环寻址的尺寸
CSR
C6000系列CPU结构介绍
2 个对称的可进行数据处理的数据通路(A 和 B)
16个(C64x有32个)32位 通用寄存器
16个(C64x有32个)32位通 用寄存器
每个数据通路的4个功能单元有单一的 数据总线连接到 CPU 另一侧的寄存器上
4个功能单元 (.L、.S、.M和.D)
4个功能单元 (.L、.S、.M和.D)
指定条件寄存器
源2使用交叉通路 目的寄存器为A组或B组
TMS320C6000.L/.M指令操作码映射图
指令操作码映射
基址寻址寄存器
寻址模式 LDDW位 选择D1或D2
寄存器偏移量/5位无符号常量
load/store指令域
TMS320C6000.D指令操作码映射图
指令操作码映射
TMS320C6000 NOP 指令操作码映射图
CPU数据通路与控制
功能单元
每个功能单元都有各自到 通用寄存器的读写端口, 其中2个32读端口,1个32 写端口。
.L1、.L2、.S1和.S2另有 8位读端口和写端口,支 持40位操作数的读写。
同一周期8个功能单元可 并行使用。
C64x 的.M 单元可以返回 64 位结果,所以它还多 了一个 32 位写端口。.M 单元long dst是32MSB ,dst是 32 LSB。

2_C6000 流水线

2_C6000 流水线

总周期数: 16*40=640+2=642
优化后 642 周期——3410ns(200MHz)
30 周期——150ns(200MHz)
远见品质
一个综合的例子
B2
远见品质
记住:

B: 5个延迟间隙 LD: 4个延迟间隙 MPY: 1个延迟间隙
C64:
.M单元的非乘法指令 1个延迟间隙 .M单元的扩展乘法指令 3个延迟间隙
C6000 流水线
远见品质
非流水与流水的CPU
远见品质
流水线基本级描述
远见品质
程序取指(PF-级)
程序取指(PF)分为4个节拍: PG:程序地址产生 PS:程序地址发送 PW:程序访问等待 PR:程序接收
远见品质
译码(D—级)
Байду номын сангаас
译码分成2个节拍:
DP:确定指令到功能单元路线(指令分配) DC:指令在功能单元译码
MVK完成,LD→E1
远见品质
指令类型和延迟间隙(delay slots)
类型 ISC IMPY LD B 描述 单周期指令 乘法指令 取指令 跳转指令 延迟间隙 0 1 4 5
远见品质
第二个LD进入E1
远见品质
MPY到达E1
远见品质
ADD到达E1
远见品质
MPY /ADD指令完成
远见品质
使ADD延迟执行
远见品质
ADD进入E1
远见品质
NOP与延迟间隙
类型 ISC IMPY LD B
描述 单周期指令 乘法指令 取指令 跳转指令
延迟间隙 0 1 4 5
NOP 数 0 1 4 5
远见品质
添加NOP
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Chapter 11, Slide 8
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Passing Arguments between C and Assembly
Solution: Both the C code and assembly code are C code responsible for automatically saves these saving some registers registers if they need to use them.
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Passing Arguments between C and Assembly
Problem: The C code will use some or all of the registers. The assembly code may also require the use of some or all registers. If nothing is done then on return to the C code some of the values may have been destroyed by the assembly code.
arg1/r_val arg1/r_val arg3 arg5 arg7 arg9
ret addr arg2 arg4 arg6 arg8 arg10
Chapter 11, Slide 6
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Programming requirements when interfacing code.
Chapter 11, Slide 2
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Introduction
This chapter shows how to interface C and assembly and how to use intrinsics. As a general rule the code written in C is used for initialisation and for non-critical (in terms of nonspeed or size) code. Critical code (in terms of speed/size) can be written in assembly or linear assembly. There are three different ways to interface C and assembly code: (1) C code call to the assembly function. (2) An interrupt can call an assembly function. (3) Call an assembly instruction using intrinsics.
\Code\Chapter 14 - Finite Impulse Response Filters Code\ \Code\Chapter 16 - Adaptive Filters Code\
Setup code written in C and interfaced with critical code written in linear assembly can be found in the following chapters:
Assembly code must save these registers responsibility of the programmer
Chapter 11, Slide 9
A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
B
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Chapter 11, Slide 4 Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Calling Assembly from C
main_c.c
int asm_Function (short, short); short x = 0x4000, y = 0x2000; int z; void main (void) { z = asm_Function (x, y); }
Chapter 11, Slide 3 Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Calling Assembly from C
main () { y = asmFunction (a, b); }
_asmFunction b b3
Interfacing C and Assembly Examples
Setup code written in C and interfaced with critical code written in assembly can be found in the following chapters:
\Code\Chapter 15 - Infinite Impulse Response Filters Code\ \Code\Chapter 17 - Goertzel Algorithm Code\
Chapter 11, Slide 10
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Chapter 11 Interfacing C and Assembly Code - End -
Use “_” underscore in assembly for all variables or functions declared in C. Labels also need to be global.
asm_Function.asm
.global _asm_Function
asm_Function.c
Passing Arguments between C and Assembly
A B 4 5 6 7 8
0x2000
Before assembly call.
0x4000
After return from assembly call.
0x8000
4 5 6 7 8
0x2000
Байду номын сангаас
Chapter 11, Slide 7
The C and assembly functions share the same resources (e.g. registers). The C and assembly functions may exchange data. Therefore code interfacing requires a means of handinghanding-off data and control info and some rules of handling shared registers.
Passing Arguments between C and Assembly
A B 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
The following registers are used to pass and return variables when calling an assembly routine from C.
int asm_Function (short a, short b) { int y; y = (a * b) << 1; return y;
}
Chapter 11, Slide 5
Dr. Naim Dahnoun, Bristol University, (c) Texas Instruments 2004
Chapter 11 Interfacing C and Assembly Code
Learning Objectives
Different methods exist for interfacing C and assembly code:
Calling assembly from C. Interrupt calling assembly routine. Intrinsics.
相关文档
最新文档