电磁兼容(EMC)考纲总结

电磁兼容（EMC）考纲总结
1.电磁兼容的含义
答：电磁兼容EMC（Electromagnetic Compatibility),国家标准GB/T4365-1995《电磁兼容术语》对电磁兼容所下的定义为“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰能力。

”
它有以下三方面的含义
⑴电磁环境应是给定的或可预期的；
⑵设备、分系统或系统不应产生超过标准或规范规定的电磁骚扰发射（EMI）限值的要求；电磁骚扰发射就是从骚扰源向外发出电磁骚扰能量的现象，它是引起电磁骚扰的原因。

⑶设备、分系统或系统应满足标准或规范所规定的电磁敏感性（EMS）限值或抗扰度（immunity);电磁敏感性，即在存在电磁骚扰的情况下，设备、分系统或系统不能避免性能降低的能力；抗扰度即设备、分系统或系统面临电磁骚扰不降低运行性能的能力。

2.电磁骚扰和电磁干扰的区别
答：电磁干扰是指电磁骚扰引起的设备、传输通道或系统性能的下降。

电磁骚扰仅仅是客观存在的一种物理现象，而电磁干扰是由电磁骚扰引起的后果。

只要把两个以上的元件置于同一环境中，工作时就会产生电磁干扰的后果。

⑴电磁骚扰只有在影响敏感设备正常工作时，才构成电磁干扰。

⑵电磁干扰指的是能引起性能降低的后果。

⑶电磁骚扰指的是能引起这种性能降低的客观现象。

⑷用一种可以测量的量，例如电压，来描述此现象时，称“骚扰电压”，而不是“干扰电压”。

3.有源器件的敏感度特性和发射特性
答：模拟器件的灵敏度和带宽是评价电磁敏感度特性最重要的参数，灵敏度越高，带宽越大，抗扰度越差
模拟器件: 带内敏感度特性取决于灵敏度和带宽;
带外敏感度特性用带外抑制特性表示.
逻辑器件: 带内敏感度特性取决于噪声容限或噪声抗扰度;噪声容限即叠加在输入信号上的噪声最大允许值，
带外敏感度特性用带外抑制特性表示.噪声抗扰度为： 电子噪声主要来自设备内部的元器件。

包括热噪声、散弹噪声、1/f 噪声和天线噪声等。

逻辑器件的电磁骚扰发射包括传导骚扰和辐射骚扰
传导骚扰可通过电源线、信号线、接地线等金属导线传输；
辐射骚扰可由器件辐射或通过充当天线的互连线进行辐射。

辐射发射与2f 成正比,传导发射与f 成正比。

凡是有骚扰电流经过的导线都会产生辐射发射。

逻辑器件是一种骚扰发射较强的最常见的宽带骚扰源.器件翻转时间tr 越短，对应逻辑脉冲所占频谱越宽。

r
t BW π1= 实际辐射频率范围可能达到BW 的十倍以上。

4.△I 噪声负载电流和瞬态负载电流 答：在导通状态和截止状态转换期间(tr 期间),会有大的电流涌动从电源流入门电路,或由门电路流入地线。

使电源线或地线上的电流发生瞬变,这个瞬变电流即ΔI 噪声电流。

由于电源线和地线存在一定的引线电感，电流的变化将通过感抗引起尖峰电压，并引发其电流电压的波动，这个电源电压的变化就是△I 噪声电压，会引起误操作. △I 噪声电压和△I 噪声电流会产生电场和磁场,其最高频率就是发射带宽.所以,引线电感是产生传导骚扰和辐射骚扰的根源。

ΔI 噪声电流和瞬态负载电流是传导骚扰和辐射骚扰的初始源;引线电感则是传导骚扰和辐射骚扰的根源。

设驱动线对地电容与驱动门输入电容之和为Cs ，平时被充电，其值为电源电压。

门1由高电位翻转为低电位时，放电电流即：
dt
du C I s L = 使用单面板时，驱动线对地电容为cm pF /3.0~1.0，多层板为cm pF /1~3.0。

当典型输出翻转电压为3.5V ，翻转时间为3ns 时，设单面板上驱动线长度为5cm ，门电路共5个端口，每个端口输入电容为12105-⨯ 法/门，则瞬态负载电流为：
mA ns V pF cm pF cm I L 9.303/5.3)/55/3.05(≈⨯⨯+⨯=门
当驱动线较长，使它的传输延迟超过脉冲上升时间时，瞬态负载电流可表示为
0/Z U I L ∆=
U ∆为翻转电压；0Z 为驱动线特性阻抗。

5.去耦电容的选择与设计
答： 在电源与地之间接一个电容（积分系统），叫做去耦电容。

去耦电容用来滤除高速器件在电源板上引起的骚扰电流件提供一个局域化的直流，还能减低印制电路流冲击的峰值。

【去耦电容的选择不存在与频率的精确对应关系理论上越大越好，但现实中所有器件都不是理想器件。

不论何种电容ESL 、ESR 都是必然存在的。

于是，实际电容的频响曲线明显呈非线性，仅在一定频率区间内基本符合纯电容的理论计算结果，超出一定界限后就与理论值越差越远，超到一定程度后甚至电容将不再是电容了。

这个频率称自谐振频率。

同样材料和制造工艺下，容量越小的电容自谐振频率越高。

所以去耦电容的选择除了需大致考虑频率外，还要考虑负载的情况在一定频率。

之后，还得考虑电容的材料和生产工艺等在此基础上综合的结果决定去耦电容的容量和种类。

通常数字电路的噪声频率在兆至百兆量级区间，这个区间的噪声采用陶瓷独石介质的0.1uF 电容就可取得合适的效果，如果负载较重或噪声较强，可选择更大容量的电容或用多个电容并联，同样容量和电容材料下，小电容并联的效果强于单一大电容，频率越高越明显，高频去耦则需采用大小电容并联的方式分别对付不同频谱的噪声。

】
当CMOS器件工作于较低速率时，△I噪声电流的能量主要集中于较低频率，CMOS器件工作速率提高以后，△I噪声的能量也向高频扩展。

当f>100MHz后,去耦电容的引线电感与去耦电容发生谐振,在高于谐振频率的范围等效为电感,极大地增大了电路中电源线地线系统的阻抗严重破坏了去耦电容对△I噪声的抑制作用。

因此,去耦电容的应用存在局限性。

当f>100MHz后,应采用电源完整性方法。

6.共模电流和差模电流
7.电源完整性设计
8 PCB走线阻抗和布线
9.数字地和模拟地的设计与分割
10.传输线的定义与特点
11.传输线的阻抗匹配
12信号完整性问题
13高速电路的定义
14.地的分类与常用的接地方法
15.近场、远场与电磁屏蔽
16.EMI滤波器的特点
17.EMI滤波器的阻抗特性
18.电快速脉冲群、雷击浪涌、ESD的定义与特点
19.抗扰度测试的判据
20.常用的瞬态抑制保护电路。