2022年集美大学诚毅学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年集美大学诚毅学院计算机科学与技术专业《计算机组成原理》
科目期末试卷B（有答案）
一、选择题
1、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。

A.1MB
B.4MB
C.8MB
D.32MB
2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。

若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。

A.7
B.8
C.14
D.16
3、并行加法器中，每位全和的形成除与本位相加两数数值位有关外，还与（）有
A.低位数值大小
B.低位数的全和
C.高位数值大小
D.低位数送来的进位
4、在C语言程序中，下列表达式中值为True的有（）。

I.123456789=（int）（float）l23456789
Ⅱ.123456==（int）（float）1234561
Ⅲ.123456789-（int（double）123456789
A.仅I、Ⅱ
B. 仅I、Ⅲ
C.仅Ⅱ、Ⅲ
D. I、Ⅱ、Ⅲ、
5、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（）。

A.2
B.3
C.4
D.5
6、下列关于同步总线的说法中，正确的有（）。

I.同步总线一般按最慢的部件来设置公共时钟
II.同步总线一般不能很长
III.同步总线一般采用应答方式进行通信
IV.通常，CPU内部总线、处理器总线等采用同步总线
A. I，II
B. I，II，IV
C.III，IV
D.II，III，IV
7、按数据传送格式，总线常被划分为（）。

A.并行总线与串行总线
B.同步总线与异步总线
C.系统总线与外总线
D.存储总线与I /O总线
8、CPU中的译码器要用（）。

A.地址译码人
B.指令译码
C.数据译码1
D.控制信号译码
9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。

若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（）。

A.55s
B.60s
C.65 s
D.70s
10、在中断周期，CPU主要完成以下工作（）。

A.关中断，保护断点，发中断响应信号并形成中断服务程序入口地址
B.开中断，保护断点，发中断响应信号并形成中断服务程序入口地址
C.关中断，执行中断服务程序
D.开中断，执行中断服务程序
11、下列选项中，（）不是发生中断请求的条件。

A.一条指令执行结束
B.一次I/O操作结束
C.机器内部发生故障
D.一次DMA操作结束
12、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。

A.控制器
B.CPU
C.指令存储器
D.指令译码器
13、关于通用寄存器，下列说法正确的是（）。

A.可存放指令的寄存器
B.可存放程序状态字的寄存器
C.本身具有计数逻辑与移位逻辑的寄存器
D.可存放运算结果的寄存器
14、一般来说，变址寻址经常和其他寻址方式混合在起使用，设变址寄存器为X，形式地址为D，某机具有先间址寻址再变址寻址的方式，则这种寻址方式的有效地址为（）。

A.EA=D+（IX）
B.EA=（D）+（IX）
C.EA=（D+（IX））
D.EA=D+IX
15、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH，地址007CH中的内容为0124H，指令中给出的形式地址为B000H，地址B000H中的内容为C000H，则该操作数的有效地址为（）。

A.B124H
B.Cl24H
C.B07CH
D.CO7CH
二、填空题
16、一位十进制数，用BCD码表示需______位二进制码，用ASCII码表示需______位二进制码。

17、对存储器的要求是________、________、________为了解决这三个方面的矛盾。

计算机
采用多级存储器体系结构。

18、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不
同用途的编码。

19、多媒体CPU是带有_______技术的处理器，它是一种多媒体扩展结构技术，特别适合
于_______处理。

20、计算机软件一般分为两大类：一类叫______，另一类叫______操作系统属于______类
21、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令，这类指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。

22、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要
________位二进制码。

23、一个定点数由_______和_______两部分组成。

24、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache
的子集。

25、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

三、名词解释题
26、容量：
27、微操作：
28、寻道时间：
29、操作数寻址方式：
四、简答题
30、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？
31、宽体存储器有什么特点？
32、能不能说CPU的主频越快，计算机的运行速度就越快？为什么？
33、比较选择型DMA控制器与多路型DMA控制器？
五、计算题
34、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。

假设一条指令最长执行时间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？
35、已知计算机的字长为32位，存储器的容量为1MR.如果按字节、半字、字、双字寻址，寻址范围各是多少？
36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按字节编址。

1）若Cache采用直接映射，试求主存地址字段中各段的位数。

2）若Cache采用4路组相联映射，试求主存地址字段中各段的位数。

六、综合题
37、某机采用微程序控制方式，微指令字长为24位，采用水平型字段直接编码控制方式和断定方式。

共有微命令30个，构成4个互斥类，各包含5个、8个、14个和3个微命令，外部条件共3个。

1）控制存储器的容量应为多少？
2）设计出微指令的具体格式。

38、用16K×16位的SRAM芯片构成64K×32位的存储器。

要求画出该存储器的组成逻辑框图。

39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。

列出操作码的扩展形式并计算操作码的平均长度。

参考答案
一、选择题
1、D
2、C
3、D
4、C
5、C
6、B
7、A
8、B
9、D
10、A
11、A
12、A
13、D
14、B。

先间址后变址，这里需要理清“先间址”的这个间址指的是D，而不是1X，如果是IX的话那就变成了寄存器间接寻址了
15、C
二、填空题
16、4 7
17、容量大速度快成本低
18、输入编码内码字模码
19、MMX 图像数据
20、系统程序应用程序系统程序
21、程序控制类操作数下一条指令
22、4 7
23、符号位数值域
24、主存 L1级cache
25、运算器存储器控制器
三、名词解释题
26、容量：
是衡量容纳信息能力的指标。

27、微操作：
在微程序控制器中，执行部件接受微指令后所进行的操作。

28、寻道时间：
在磁盘中，将磁头定位到所要求的磁道上所需要的时间。

29、操作数寻址方式：
指令中地址码的内容及编码方式.
四、简答题
30、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

31、答：宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。

32、答：不能说机器的主频越快，机器的速度就越快。

因为机器的速度不仅与主频有关，还与数据通路结构，时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看
综合效果。

33、答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA控制器却适合于同时为多个慢速外设服务。

选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型
不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。

选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。

五、计算题
34、解析：磁盘存储器转速为3000r/min，即50r/s。

每转传送的数据为
8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。

由于5μs远小于25s，因此不能采用一
条指令执行结束响应DMA的请求方案。

应采用每个CPU机器周期末查询及响应DMA的请求方案。

35、解：首先1MB=8Mhit（为了在后面的计算中单位统一）按字节寻址时，寻址范围为：
8Mbit/8bit=lMB。

按半字寻址时，寻址范围为：8Mbit/16bit=512KB。

按字寻址时，寻址范围为：
8Mbit/32bit=256KB。

按双字寻址时，寻址范围为：8Mbit/64bit=128KB。

36、解析：
1）若Cache采用直接映射。

由于每个字块含有16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）为6位。

另外，由于Cache中含有256个块（16KB/16×4B），因此字块地址位数为8位。

主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。

主存的地址格式如下：
2）若Cache采用4路组相联映射。

同理，块内地址位数为6位。

由于采用4路组相联映射，即每组4块，因此一共有64组，即组号需要6位。

很容易得到主存字块标记位数为20-6-6=8位。

主存的地址格式如下：
六、综合题
37、解析：微指令字长为24位，操作控制字段被分为4组，第1组3位（表示5个微命令）.第2组4位，（表示8个微命令），第3组4位（表示14个微命令），第4组2位（表示3个微命令）；判断测试条件字段2位，下地址字段9位。

1）因为下地址字段有9位，所以控制存储器的容量为29×24位。

2）微指令的具体格式如图所示。

38、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、
A14进行2-4译码
39、解析：
以上答案不唯一，只要满足不包含就行，即没有前缀码。

这个和数据结构中的赫夫曼树的编码是很类似的。

操作码的平均长度=（3×4+6×8+9×150）/162=8.7。