14位数字密码锁控制电路设计

E
D
A
课
程
实
习
报
告
电子信息学院
指导老师：
姓名:
学号：
目录
一．设计目的-----------------------------------3 二．设计要求------------------------------------4 三．14位密码锁控制电路原理-------------------5
四、maxlpus2模拟仿真--------------------13
五、课设心得----------------------------------15
题目：简易14位数字密码锁控制电路
摘要:
数字密码锁的基本原理是，通过寄存器存储预置密码，输入密码后将数据寄存在另外的寄存器中。

然后分别将预置密码与输入密码通过比较器比较，如果相同，锁被打开，否则，不能打开。

本方案的以以上原理为基础，通过门电路与触发器的辅助，实现了预置密码，验证密码，修改密码的功能。

关键字：数字密码锁
一、设计目的
1、14数字密码分成高7位（DH6-DH0）和低7位（DL6-DH0）,用数字逻辑开关预置，输出信号out表示开锁，否则关闭。

2、14位数字密码分时操作，先预置高7位，然后再置入低7位。

3、要求电路工作可靠，保密性强，开锁出错立即报警，
用声光两种形式同时报警。

4、利用maxplus2软件进行设计、编译、并在FPGA 芯片上实现。

5、14位密码自己设定，比如：“10001010100010”。

本次设计采用本人学号后三位二进制8421码+两位：一班是01，二班10，三班11，四班00.
二、设计要求
1、设计简易14位数字密码模块IC9A模块，模块IC9A 采用VHDL实现。

2、设计一个报警信号电路，方法不限
3、在IC9A模块基础上设计14位数字密码锁的顶层电路。

三、14位密码锁控制电路原理
1、顶层电路组成
CLK为时钟控制信号,CLR为清零信号，D6-D0为7位密码输入端,OP为开锁键。

输入密码时，先置CLR为1进行清零，然后将高7位密码置入D6-D0，然后给CLK一个脉冲，高7位密码被锁存，然后再把低7位置入D6-D0，然后给开锁键OP一个脉冲，如果密码正确的话OPLOCK输出为1进行开锁，如果密码错误则LED和VOICE输出为1，进
行声光报警。

2、IC9A锁存器
VHDL源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY SCQ IS
PORT(CLK,CLR: IN STD_LOGIC;
D: IN STD_LOGIC_VECTOR(6 DOWNTO 0);
Q: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END SCQ;
ARCHITECTURE ART OF SCQ IS
BEGIN
PROCESS(CLK,CLR)
BEGIN
IF(CLR='1')THEN
Q<="0000000";
ELSIF(CLK'EVENT AND CLK='1')THEN
Q(6)<=D(6);
Q(5)<=D(5);
Q(4)<=D(4);
Q(3)<=D(3);
Q(2)<=D(2);
Q(1)<=D(1);
Q(0)<=D(0);
END IF;
END PROCESS;
END ART;
3、IC9A译码器
VHDL源程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY YM IS
PORT( OUTPUT: OUT STD_LOGIC;
A: IN STD_LOGIC_VECTOR(6 DOWNTO 0);
B: IN STD_LOGIC_VECTOR(6 DOWNTO 0)); END YM;
ARCHITECTURE ART OF YM IS
BEGIN
PROCESS(A,B)
BEGIN
IF(A="0100010" AND B="0100001")THEN OUTPUT<='1';
ELSE
OUTPUT<='0';
END IF;
END PROCESS;
END ART;
4、D触发器
VHDL源程序
D触发器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY D IS
PORT(D,CLK,CLR: IN STD_LOGIC; Q: OUT STD_LOGIC
);
END D;
ARCHITECTURE ART OF D IS BEGIN
PROCESS(CLR,CLK)
BEGIN
IF(CLR='1')THEN
Q<='0';
ELSIF(CLK'EVENT AND CLK='1')THEN Q<=D;
END IF;
END PROCESS;
END ART;
5、IC9A模块
IC9A模块即为锁存器的Q6-Q0与译码器的A6-A0端相连，D6-D0与B6-B0相连。

主要实现高7位密码的锁存与判断密码对错的作用。

6、报警信号电路
反相器另一端与IC9A模块的OUT端相连，CLK与OP开锁键相连。

当开锁键未按下时，初始化Q输出为0，不进行声光报警。

当开锁键按下，密码正确时，OUT端输出为1，经过反相器变为0，不进行报警。

密码错误时，OUT输出为0，经反相器后变为1，进行报警。

四、maxlpus2模拟仿真
1、密码正确时的仿真
正确密码为0100010-0100001.CLK在D6-D0为0100010时输入一个脉冲，高7位密码被锁存，置入低7位密码0100001，然后给OP开锁键一个脉冲，密码正确，OPLOCK输出为1，进行开锁。

2、密码错误时
给D6-D0置入错误密码，然后进行开锁，OP输入一个脉冲，密码错误，OUT输出0，进行声光报警
五、课设心得
通过一周的EDA技术课程设计，我们按照指导书做了一个14二进制建议密码锁控制电路，我们一周课设的成果不仅仅是一个控制电路，重要的是通过一周课设加深了我对EDA技术的理解与运用，，使我更加熟悉和了解了Maxplus2的用法，这是一个相当有用的软件，掌握了它，我们以后在进行实际的工作时就能得心应手，里面有好多需要我们探索的，在学习任何一种东西时都要保持一种谦虚谨慎的态度，在实践中发现自己的不足再不断的学习中进步，学会如何处理团队协作精神，每人都要表明自己的观点，尽管可能不正确，甚至看起来是很荒谬的，大家在一起相互学习，不断发现自己的不足之处，每一个软件都有许多好的用法，必须多多练习才能灵活运用，许多知识只靠看书是不行的，尽管书上说的很完善，但是不经过自己的实际操作是远远不够的，在课设过程中遇到了很多问题，通过自己不断的总结和摸索，一步步找到了问题症结所在，在大家的
帮助下共同攻克了种种难题。

通过本次课程设计，既加深了对高频电路内容的了解，也培养了我们的实践技能。

通过完成课题的理论设计和实验调试任务，进一步提高了我们分析问题解决问题的能力，为以后从事科研工作打下坚实基础。