nvic中断控制原理

NVIC（Nested Vectored Interrupt Controller）是ARM Cortex-M处理器中的中断控制器，用于管理和分配中断请求。

它负责处理和分发来自外部设备和内部异常的中断，并协
调处理器对这些中断的响应。

NVIC的中断控制原理如下：
1. 中断向量表（Interrupt Vector Table）：处理器在启动时会加载一个中断向量表，其
中包含了每个中断源对应的中断处理函数的地址。

当中断发生时，处理器会根据中断
号从中断向量表中找到相应的中断处理函数地址并跳转到该地址执行处理代码。

2. 中断优先级：NVIC支持对中断源设置不同的优先级。

中断优先级决定了当多个中断同时发生时，处理器选择响应哪个中断。

较高优先级的中断将被立即响应，而较低优
先级的中断将等待高优先级中断的处理完成。

3. 中断屏蔽：NVIC允许对中断进行屏蔽，即阻止某些中断源触发中断。

通过配置
NVIC寄存器，可以设置中断的使能和屏蔽状态，从而灵活地控制中断的触发和响应。

4. 嵌套中断处理：NVIC支持嵌套中断处理。

当一个中断正在处理时，如果有一个具有更高优先级的中断发生，处理器会暂停当前中断的处理，转而处理更高优先级的中断。

待更高优先级中断处理完成后，处理器恢复到原来的中断处理过程继续执行。

5. 中断处理完全和上下文切换：NVIC负责保存和恢复中断处理时的上下文信息。

当中断发生时，处理器会自动保存当前的寄存器状态，并在中断处理完成后恢复到原来的
状态，使得中断处理过程对程序的执行状态是透明的。

通过上述原理及相关设置，NVIC可以有效地管理多个中断源，确保按照优先级响应中断，并提供嵌套中断处理的能力，从而实现可靠的中断控制。