(完整word版)数字钟设计

数字钟系统构成
1、数字钟的构成：振荡器、分频器、计数器、译码器、显示器以及校时电路等几部分
2、数字钟的时、分、秒实际上就是由一个24进制（或十二进制）计数器，两个60进制计数器（00-59）级联构成。

设计数字钟实际上就是计数器的级联。

3、60进制计数器的设计
4、24进制计数器的设计
5、计数器的级联设计
数字钟的设计与仿真
摘要
(数字钟)实际上是一个对标准频率（1HZ）进行计数的计数电路。

我们使用石英晶体振荡器电路构成数字钟。

以10进制计数器74HC390来实现时间计数单元的计数功能。

采用CD4511作为显示译码电路。

选择ＬＥＤ数码管作为显示单元电路。

(数字钟论文)由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

用COMS与或非门实现的时或分校时电路。

该电路还有在整点前10秒钟内开始整点报时的功能。

报时电路可选74HC30来构成。

时间以1 2小时为一个周期。

关键词
数字钟；石英晶体振荡器；计数；校时电路
摘要 (2)
关键字 (2)
一、设计目的 (3)
二、设计要求 (3)
三、原理框图 (3)
四、元器件 (7)
五、各功能块电路图 (10)
六、总接线元件布局简图 (14)
七、设计体会 (15)
八、参考文献 (15)
数字钟
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性
和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。

因此得到了广泛的使用。

数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。

通过设计加深对刚刚学习了的数字电子技术的认识。

我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。

且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。

二、设计要求
（1）设计指标
①时间以12小时为一个周期。

②显示时、分、秒。

③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。

④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。

⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

（2）设计要求
①画出电路原理图。

②元器件及参数选择。

③电路仿真与调试。

（3）编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图
1．数字钟的构成
数字钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路来构成数字钟的标准时间基准信号。

数字钟的组成框图如下图所示。

2．晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，它可以保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。

如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。

电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

(数字钟论文)CMOS 晶体振荡器的图形如下
3．时间计数电路
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。

本次设计中我们选择的是74HC390。

其内部逻辑框图如右上图。

由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。

ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为６进制计数器，我们需要对它进行进制转换。

将１０进制计数器转换为６进制计数器的电路连接方法如图２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。

利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。

（d）十二进制电路
另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。

4．译码驱动及显示单元电路
选择CD4511作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。

由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由CD4511芯片把BCD码转变为十进制数码送到数码管中显示出来。

5．校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过
与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。

（f）带有消抖电路的校正电路
6．整点报时电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。

74HC30为8输入与非门。

四、元器件清单
1．共阴八段数码管6个2．CD4511集成块6块3．CD4060集成块1块4．74HC390集成块3块5．74HC51集成块1块6．74HC00集成块4块7．74HC30集成块1块8．10MΩ电阻5个9．500Ω电阻14个10．30p电容2个11．32.768k时钟晶体1个12．蜂鸣器1个
基本元器件图及其参数
1)74HC00D 2)CD4511
3)74HC390D
十进制
计数输出
Q1 Q2 Q3 Q 4
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 L H L H
6 L H H L
7 L H H H
8 H L L L
9 H L L H
双五进制
计数输出
Q1 Q2 Q3 Q 4
0 L L L L
1 L L L H
2 L L H L
3 L L H H
4 L H L L
5 H L L H
6 H L H L
7 H L H H
8 H H L L
9 H H L H
4)74HC51D 5）74HC30D
Y—ABCDEFGH
6）CD4060
CD4060是14位二进制串行计数／分频器和振荡器。

CD4060内部分为两部分，其中一部分是14级计数／分频器，其分频系数为16～16348；另一部分既可与外接电阻和电容构成RC振荡
器，又可与外接晶体构成高精度的晶体振荡器。

7）共阴八段数码八段
LED显示器由8个发光二极管组成。

基中7个长条形的发光管排列成“日”字形，另一个圆点形的发光管在显示器的右下角作为显示小数点用，它能显示各种数字及部份英文字母。

LED显示器有两种不同的形式：一种是8个发光二极管的阳极都连在一起的，称之为共阳极LED显示器；另一种是8个发光二极管的阴极都连在一起的，称之为共阴极LED显示器。

如下图所示。

共阴和共阳结构的LED显示器各笔划段名和安排位置是相同的。

当二极管导通时，相应的笔划段发亮，由发亮的笔划段组合而显示的各种字符。

8个笔划段hgfedcba对应于一个字节（8位）的D7 D6 D5 D4 D3 D2 D1 D0,于是用8位二进制码就可以表示欲显示字符的字形代码。

例如，对于共阴LED显示器，当公共阴极接地（为零电平），而阳极hgfedcba各段为0111011时，显示器显示"P"字符，即对于共阴极LED显示器，“P”字符的字形码是73H。

如果是共阳LE D显示器，公共阳极接高电平，显示“P”字符的字形代码应为10001100（8CH）。

五、各功能块电路图
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

（一）六进制电路
由74HC390、7400、数码管与4511组成，电路如下图。

（二）十进制电路
由74HC390、7400、数码管与4511组成，电路如下图。

（三）六十进制电路
由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如下图。

（四）双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，当秒的十位达到6的时候，向分个位进一。

电路图如附图1。

（五）时间计数电路
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见附图2。

（六）校正电路
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如下图。

（七）晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如下图。

本电路采用外接32768Hz的晶振来组成晶体振荡器，其振荡信号经CD4060内部14次二分频后，在Q9端输出准确的2Hz频率信号（32768Hz÷214＝2Hz）。

（八）整点报时电路
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如下图。

六、总接线元件布局简图
整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。

其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。

电路的信号输入由晶振电路产生，并输入各电路。

七、设计体会
通过这次对数字钟的设计，让我受益非浅。

首先深入的了解了设计电路的程序。

当我们接手一个课题或项目的时候，不是马上就动手搞。

而是应该先进行可行性论证。

首先提出几套方案，然后对各个方案进行对比。

即要在性能上面比较，又要在是否经济合算上面对比。

假如我们设计了一个性能很好的产品。

但是其中的某个元器件却很难买到，或者价格很高。

那么，我们就应该要考虑是否采用这个设计的方案。

最后找出最适合的设计方案。

同时加深了对芯片的了解及其应用。

将书本上面学到的知识和实际应用相结合，我们回发现比如说一个加法计数器的基本功能是实现两个二进制数的加法运算，但同时，我们也可以将它作为一个分频器来使用。

对于芯片的使用，我们应该在了解它的各项功能的前提条件下，灵活巧妙地运
用。

具体的芯片资料和图片我们通过查阅相关的书籍，在网上能够很方便的查找。

通过这次学习，让我对各种电路都有了大概的了解，但是由于时间方面的原因，我们没有完全按照最初的要求严格来做，因而还有很多问题我们没有发现，也还有很多知识我们没有接触到。

这对我们来说也是一个遗憾把。

所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。

八、参考书目
[1] 康华光电子技术基础（数字部分）。

北京：高等教育出版社，2000
[2] 康华光电子技术基础（模拟部分）。

北京：高等教育出版社，2000
[3] 邓元庆，贾鹏数字电路与系统设计。

西安：西安电子科技大学出版社，2003
[4] 梁延贵现代集成电路实用手册（编码器、译码器、数据选择器、电子开关、电源分册）。

北京：科学技术文献出版社，2002
如图是利用一片价廉的CD4060和32768Hz晶体产生高精度每秒输出60个脉冲的时钟源。

原理是32768Hz脉冲经CD4060分频后在15、1、2、3脚输出2Hz、4Hz、8Hz、32Hz脉冲，输入由VDl、VD2、VD3、R2组成的或门后，使A点每l／2秒中有1／32秒的低电平，封锁13脚输出的64Hz信号中的2个脉冲，这样就可每秒从13脚输出的64Hz 脉冲中除去4个，在B点形成不规则的60Hz时基。

C3的作用是消除13脚与A点竞争冒
险而产生的极小脉冲。

如无C3，B点输出将仍为60Hz。