8位10MSPS流水折叠式ADC的性能测试和分析
8位数模转换器ADC0809实验报告
8位数模转换器ADC0809实验报告实验目的：本实验旨在通过使用8位数模转换器ADC0809来将模拟信号转换为数字信号，并输出至LED灯中，以达到理解数字信号的目的。
实验原理：ADC0809是典型的8位数模转换器，它是一种具有8个模拟输入通道的典型ADC。
ADC0809是一种串行转换器，它可以实现单端和差分两种模式的转换。
ADC0809的转换精度为8比特，转换速率为100厘秒。
ADC0809通过8个输入通道将模拟信号转换为数字信号，并通过8个数据引脚输出数字信号。
实验器材：电脑、ADC0809、LED灯、电阻、电容、按键开关、电源、实验板。
实验步骤：1.将ADC0809插入实验板上。
2.将电阻连接至ADC0809的引脚，以使引脚与电阻的连接具有正确的阻值。
3.将电容插入ADC0809的引脚，并连接至电源。
4.将按键开关插入ADC0809的引脚，并连接至电源。
5.将LED灯连接至ADC0809的引脚，并连接至电源。
6.将实验板接入电源，启动电路。
7.按下按键开关，开始信号转换。
8.数字信号转换完成后，将数字信号输出至LED灯中。
实验结果：本实验成功地将模拟信号转换为数字信号，并将数字信号输出至LED灯中，达到了理解数字信号的目的。
结论：通过本实验，我们可以了解数字信号的基本原理和用途。
通过使用ADC0809将模拟信号转换为数字信号，并输出至LED灯中，我们可以更好地理解数字信号的应用和意义。
同时，该实验也为我们打下了更深入学习数字电路和信号处理技术的基础。
ADC入门基础知识
39
采样保持电路
采样保持电路
40
采样开关
41
三种机制产生误差 1、沟道电荷注入 2、时钟馈通 3、KT/C噪声
42
沟道电荷注入
43
时钟馈通
44
KT/C噪声
45
误差的消除
以上误差的存在，对于高速高精度 Pipeline ADC 来说是很 不利的，因此需要采取一定措施来减小。
2n
对输入信号进行采样，并把输入信号与相对应的参 考电压相比较，后将比较结果输入到优先编码的编 码电路进行编码，最终输出N位的二进制编码。
25
Flash A/D转换器结构图
全并行A/D转换器结构图
ቤተ መጻሕፍቲ ባይዱ
3bit FlashADC 的基本框架
26
Flash ADC优缺点
全并行结构的ADC实现一次转换只需要整个电路 比较一次,所以其转换速率非常快。
数字校正 运用算法逻辑等后台处理技 术来消除电路对温度及误差 匹配等方面所产生的影响
缺点
模拟校正 采用电容误差平均技术
需要一个额外的始终周期， 这样便降低了电路速度。
6
高转换速度
A/D转换电路的速度主要是受运放建立时间和比 较器响应速度的影响。因此必须优化单级电路的建 立特性，提高运放的增益可以保证系统精度的同时 确保运放的大宽带、提高运放的压摆率设计、压摆 区和线性建立区的合理分割等。目前国际上已经产 品化的 ADC 采样速率最高可以达到 2.2GSPs （Maxiam公司的 MAX109）
4
发展方向
在未来,模数转换芯片的主要发展方向是 1、高分辨率 2、高转换速度 3、低功耗 4、单电源低电压 5、单片化
8位数模转换器ADC0809实验报告
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
单片机原理与接口技术
课程设计说明书
8位数模转换器ADC0809项目设计
专业
电气工程及其自动化
学生姓名
林雯雯
班级
D电气122
学号
1220601220
指导教师
周云龙
完成日期
2015年12月12日
一 理论部分
1
8位数模转换器ADC0809实验
（1）、设计一个０－５V可调的直流模拟电压信号
（2）、扩展2位静态显示的数码管
XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：来自反向振荡器的输出。
特性概述：
AT89C51 提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。
常用的ADC和DAC
常用ADC/DAC器件介绍ADC系列：1. ADS5483ADS5483 ADC 拥有高信噪比(SNR) 与无杂散动态范围(SFDR)，可通过第二尼奎斯特区(Nyquist zone) 接收来自DC 的输入频率。
采样速率为135 MSPS 的ADC 在输入频率(IF) 为70 MHz 时可实现78.6 dBFS 的SNR 以及95 dBc 的SFDR，与同类ADC 相比，SNR 高出3.5 dB，SFDR 高出8 dB。
更高性能ADS 5483 能够显著增强设计灵活性，进而使众多应用受益匪浅。
例如，其不仅可针对测量测试系统提供更高的准确度，而且还能凭借更高带宽在包括空中接口等在内的无线通信领域提供更高的灵敏度，如WCDMA、TD-SCDMA、WiMAX、LTE以及多载波3 GSM 等。
2. ADS795x该系列器件不仅可针对高密度应用实现优异的线性与AC 性能，而且优化后还能最大限度地提升诸如手持式医疗仪器、可编程逻辑控制器以及数字电源等电池供电及低电压应用的性能。
ADS795x 产品系列高度集成了众多组件，如GPIO、可编程告警阈值、板上定序器以及SPI 兼容接口等，能最大限度地降低板级空间要求，并简化与主机设备的连接及相关软件。
3. AS1538AS1538带有8个12Bit的分辨率的输入通道。
其在50ksps的转换速度下低于850μA(包括内部基准)消耗电流。
在关断模式下，AS1538的供电电流可降至1.5μA以下。
无论是2.5V的内部基准还是1V至5.25V范围内的外部基准，都能对满刻度模拟输入范围进行设定。
AS1538的I2C兼容接口支持速度高达3.4MHz的接口，包括100kHz 和400kHz的行业标准速度。
用户可编程I2C地址可以在一条I2C总线上挂多达4种设备。
4. LTC2262LTC2262 用1.8V 的低压模拟电源工作，极大地节省了功率，而且不牺牲AC 性能。
这个ADC 在基带提供了72.8dB 的信噪比(SNR) 性能和88dB 的无寄生动态范围(SFDR)。
实验六 ADC0809AD转换实验
实验六 ADC0809AD转换实验一、实验目的1、掌握ADC0809AD芯片的工作原理和使用方法。
2、掌握如何使用51单片机配合ADC0809AD芯片实现模拟量转换。
二、实验原理ADC0809AD是一种8位分辨率、并行输出、单通道，3MHz 工作速率的A/D转换器。
ADC 有两个输入电压端子，IN+和IN-，它们之间加入了一个内部参考电压源（RE），所以在输入模拟信号时常在IN+端连接信号输入，而IN-端接地。
当选用RE = +2.5 V时，IN+的输入范围约为0-VREF，在本实验中选用的是RE = +5 V，所以IN+的输入范围约为0-5V。
当外部触发信号TRIGGER开启后，ADC执行转换操作。
在转换时，电压采样保持时间通常为 100 ns，最长转换时间为 200 us，当转换结束时，ADC将数字输出置在低电平并发出一个中断请求（INTR）信号。
转换结果可以通过 8个输出线路（DB0-DB7）获得。
三、实验器材2、*1 9针座（1x9 Pin Socket）。
3、*1 51单片机学习板。
4、*1 电阻10KΩ。
5、*1 电压源。
6、*1 面包板。
7、*5 条杜邦线。
四、实验步骤1、根据下表将ADC0809AD芯片插入到面包板中。
ADC0809AD引脚码ADC0809AD引脚名称功能1 A0- A/D输入（低、多路）引脚17 AGND 模拟地18 VREF/2 参考电压输出19 VCC 数字电源2、将9脚座插入面包板的横向边缘上。
3、使用杜邦线将ADC0809AD转换器连接到学习板上，并根据原理部分对芯片引脚进行接线。
4、将一个10KΩ的电阻连接到ADC0809AD芯片的IN+引脚和GND之间。
6、使用杜邦线将ADC0809AD芯片的DB0-DB7引脚连接到学习板的P0.0-P0.7引脚上。
7、将学习板的P0.0-P0.7引脚转为输出模式。
五、实验代码#include <reg52.h>// SFR位定义sfr ADC_CONTR = 0xBC; // ADC控制寄存器sfr ADC_RES = 0xBD; // ADC结果寄存器sfr ADC_RESL = 0xBE; // ADC结果低字节寄存器sfr P0 = 0x80; // P0口// 公用函数void delay(int time) // 延时函数{int i, j;for (i = 0; i < time; i++) {for (j = 0; j < 125; j++);}}while (1) {ADC_CONTR |= 0x08; // 开始转换while (!(ADC_CONTR & 0x10)); // 等待转换结束P0 = ADC_RES; // 将结果输出到P0口delay(1000); // 延时1000ms}}根据程序分析，程序采用了循环语句控制ADC的转换、输出，程序中实现的是ADC的一次转换。
ADC0809实验
思考和练习
1．ADC0809的转换结果是否有误差? 若有，则当输入为
2.567V时，转换相对误差是多少？
2.当0通道的输入电压超过参考电压4.096V，如何才能利
用ADC0809测量该电压。
汇编 源程序 CH EQU 30H DPCNT EQU 31H DPBUF EQU 33H GDATA EQU 32H ST BIT P3.0 OE BIT P3.1 EOC BIT P3.2 ORG 00H LJMP START ORG 0BH LJMP T0X ORG 30H START: MOV CH,#0BCH MOV DPCNT,#00H MOV R1,#DPCNT
编程与调试
（一）0通道测量电压 1．程序说明 本实验由实验箱的右上角 的电压调节器调节输入电压 的Vx大小,并送入0809的0通 道。实验测得的电压值显示 在实验主板的LED上。
2．编程思路
开始 EPP接口、8255初始化 启动ADC0809
读取EOC状态值 EOC=1？
N
Y
读取ADC0809输出值 送CRT、LED显示 结束
256R 电阻分压器
11 13 12 16
ENABLE
Vcc GND VREF(+)
VREF(-)
转换原理
K7 K6 K5 K4 K3 K K1 K0 2.048 1.024 0.512 0.256 0.128 0.064 0.032 0.016
Ki = 1 ( i = 0,1,2,3,4,5,6,7 ) 例如: Vx = 2.567V, 则 K7=1, Vc = 2.048(V) < Vx , 故 K7 = 1 K6 = 1, Vc = 2.048 + 1.024 = 3.072(V),故 K6 = 0 K5 = 1, Vc = 2.048+ 0.512 = 2.560 (V) < 2.567(V) , 故 K5 = 1 同理, K4 = 0, K3 = 0, K2 =0, K1 = 0, K0=0 则转换结果为： 2.560 (V)
EDA实验报告4_ADC采样控制电路
1.时序仿真的时候由于EOC的周期取值过小，导致得不到预期的结果，有限状态机的状态总是停留在cs:s2，或者在OE的高电平期间，ALE、START、LOCK1会有多个短暂的脉冲，时序已不正确。经调整EOC的周期，问题得以解决。
2.在进行FPGA硬件测试时，刚开始编程下载后数码管只显示FF，调节电位器，显示的值并没有改变。重新编程下载，数码管显示的是另一个值，经仔细检查仍不得其因。最后只得将课本例7-2的ADC0809状态机的设计代码整合进ADCINT.vhdl，也就是改变状态机的设计。再次编程下载，调节电位器，数码管和LED灯可以正常工作，随输入的改变而改变输出值。
EDA技术与应用实验报告
姓名Biblioteka 学号专业年级电子信息工程
实验题目
并行ADC采样控制电路实现和硬件验证
实验目的
1.了解A/D转换芯片ADC0809的基本工作原理
2.学习设计状态机对ADC0809采样的控制电路
实验原理
1.ADC0809为单极性输入、8位转换精度、逐次逼近式A/D转换器，采样速度每次约100μs，含锁存控制的8路多路开关，输出由三态缓冲器控制，单5V电源供电。
2.ADC0809各引脚及其功能示意图如下所示
转换流程：
<1>CLK为转换时钟输入端口（500KHz）
<2>8路通道地址选择ADD-C/B/A控制模拟通道IN[7..0]地址，ALE锁存
<3>START上升沿启动转换
<4>EOC为低电平则转换继续，高电平时转换结束
<5>此时OE置为高电平，转换好的数据由LOCK锁存并通过D[7..0]输出
实验内容
低功耗8-bit 200MSPS时间交织流水线ADC
低功耗8-bit 200MSPS时间交织流水线ADC Low Power Consumption 8-bit 200MSPS Time Interleaving Pipeline ADC图1 流水线ADC结构图2 MDAC电路的传输特性曲线( =-0.1)2013.1271台的数字校正电路。
在8位100MSPS 流水线ADC中，放大器的设计并不是瓶颈，所以并不选择开环结构。
两种闭环结构在理想情况下有相同的功能，但他们在有电容失配的情况下则表现不同。
电荷转移结构的传输函数如下[5]（C s/C f=1不考虑其它的非理性因素）：(1)V in是输入信号，是电容失调，D是数字输出，Vref是基准电压，电容翻转结构的传输函数如下：(2)图2为两种结构在电容失配10%时的传输特性曲线 (∆=-0.1)：如图2所示，对于电荷转移结构来说，第一个和最后一个交叉点总是位于-1/2 和 1/2处，但输出幅度会被∆影响。
对于电容翻转式结构，第一个和最后一个交叉点会被影响，但是输出幅度不会被∆影响。
在电荷转移结构的-1/4 和1/4处的跳变高度相对电容翻转式结构来说更接近Vref，分别为0.95Vref和0.9Vref。
流水线ADC一般采用冗余位用来校正。
如果失调只发生在第一级（假设其他级都是理想的且都是2bit），那么校正过程如图3所示。
因为交叉点总是都在-1/2 和1/2处，且1/4 或-1/4处的跳变高度比电容翻转式的大，电荷转移结构能更好的实现校正。
图3 校正逻辑（左图为电荷转移结构，右图为电荷传递结构）图4 电容失配对SNDR的影响（单通道）图5 运算放大器结构图6 开关电容共模负反馈电路图7 运算放大器仿真结果图8 本设计的版图器更高的要求。
但是在8位100MHz流水线ADC中，放大器并不是困难，所以消耗一些电流来减小电容失配对系统性能造成的影响是有必要的。
放大器本电路采用的不是传统的两级放大器。
第一级是共源放大器，第二级是共源共栅放大器，如图5所示。
ADC的分类比较及性能指标
ADC的分类比较及性能指标1 A/D转换器的分类与比较 (1)1.1 逐次比较式ADC (1)1.2 快闪式（Flash）ADC (2)1.3 折叠插值式（Folding&Interpolation）ADC (3)1.4 流水线式ADC (4)1.5 ∑-Δ型ADC (6)1.6 不同ADC结构性能比较 (6)2 ADC的性能指标 (7)2.1 静态特性指标 (7)2.2 动态特性指标 (11)1 A/D转换器的分类与比较A/D转换器（ADC）是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、电子对抗、声纳、卫星、导弹、测控系统、地震、医疗、仪器仪表、图像和音频等领域。
随着计算机和通信产业的迅猛发展，进一步推动了ADC在便携式设备上的应用并使其有了长足进步，ADC正逐步向高速、高精度和低功耗的方向发展。
通常，A/D转换器具有三个基本功能：采样、量化和编码。
如何实现这三个功能，决定了A/D转换器的电路结构和工作性能。
A/D转换器的分类很多，按采样频率可划分为奈奎斯特采样ADC和过采样ADC，奈奎斯特采样ADC又可划分为高速ADC、中速ADC和低速ADC；按性能划分为高速ADC和高精度ADC；按结构划分为串行ADC、并行ADC和串并行ADC。
在频率范围内还可以按电路结构细分为更多种类。
中低速ADC可分为积分型ADC、过采样Sigma-Delta型ADC、逐次逼近型ADC、Algonithmic ADC；高速ADC可以分为闪电式ADC、两步型ADC、流水线ADC、内插性ADC、折叠型ADC和时间交织型ADC。
下面主要介绍几种常用的、应用最广泛的ADC结构，它们是：逐次比较式（S A R）ADC、快闪式（F l a s h）ADC、折叠插入式（F o ld i n g&Interpolation）ADC、流水线式（Pipelined）ADC和∑-Δ型A/D转换器。
1.1 逐次比较式ADC图1 SAR ADC原理图图1是SAR ADC的原理框图。
使用ADC0809的AD转换实验
使用ADC0809的A/D转换实验一、实验目的加深理解逐次逼近法模数转换器的特征和工作原理，掌握ADC0809的接口方法以及A/D 输入程序的设计和调试方法。
二、预备知识逐次逼近法A/D也称逐次比较法A/D。
它由结果寄存器、D/A、比较器和置位控制逻辑等部件组成，如图6－1所示。
图6－1 逐次逼近法三、实验内容1、实验原理本实验采用 ADC0809 做 A/D 转换实验。
ADC0809 是一种8路模拟输入、8位数字输出的逐次逼近法A/D器件，转换时间约100us，转换精度为±1/512，适用于多路数据采集系统。
ADC0809片内有三态输出的数据锁存器，故可以与8088微机总线直接接口。
图中ADC0809的CLK信号接CLK=2.385MHZ，基准电压Vref(+)接Vcc。
一般在实际应用系统中应该接精确+5V，以提高转换精度，ADC0809片选信号0809CS和/IOW、/IOR经逻辑组合后，去控制ADC0809的ALE、START、ENABLE信号。
ADC0809的转换结束信号EOC未接，如果以中断方式实现数据采集，需将EOC信号线接至中断控制器8259Ａ的中断源输入通道。
本实验以延时方式等待A/D转换结束，ADC0809的通道号选择线ADD－A、ADD－B、ADD－C 接系统数据线的低3位，因此ADC0809的8个通道值地址分别为00H、01H、02H、03H、04H、05H 、06H、07H。
启动本A/D转换只需如下三条命令：MOV DX，ADPORT ；ADPORT为ADC0809端口地址。
MOV AL，DATA ；DATA为通道值。
MOV DX， AL ；通道值送端口。
读取A/D转换结果用下面二条指令：MOV DX，ADPORTIN AL，DX2、实验线路的连接在原理图6－2中，粗黑线是学生需要连接的线，粗黑线两端是需连接的信号名称。
1)IN0插孔连W1的输出V1插孔。
2)0809CS连译码输出060H～06FH插孔。
总结-8位串行ADC
8位串行ADC概述
8位串行ADC是一种模数转换器，其 将模拟信号转换为8位（即256个等级） 的数字信号。
8位串行ADC的转换速率通常较低， 但足以满足大多数低速应用的需求。
8位串行ADC通常具有低功耗、小尺寸和低 成本等优点，因此在许多应用中得到广泛应 用，如传感器接口、音频处理和电池供电设 备等。
总结-8位串行ADC
目录
CONTENTS
• 引言 • 8位串行ADC工作原理 • 8位串行ADC性能指标 • 8位串行ADC的应用场景 • 8位串行ADC的选型指南 • 8位串行ADC的未来发展趋势 • 结论
01 引言
ADC简介
ADC，即模数转换器，是一种将模拟 信号转换为数字信号的电子元件。它 广泛应用于各种领域，如通信、音频 处理、图像处理等。
功耗
总结：功耗是指ADC在工作时所消耗的电能，通常以毫瓦 （mW）或瓦（W）表示。
功耗是评估ADC能效的重要指标，低功耗的ADC有助于降低 系统整体能耗和散热需求。8位串行ADC的功耗取决于其工作 模式和工艺实现，一般在几十毫瓦至几百毫瓦之间。
04 8位串行ADC的应用场景
数据采集系统
实时数据采集
VS
转换时间
考虑ADC的转换时间，确保在所需采样 速率下，ADC能够及时完成转换。
功耗和尺寸限制
功耗
根据系统功耗预算和便携性要求，选择低功 耗或优化功耗的ADC。
尺寸
考虑PCB板空间和集成度要求，选择合适尺 寸的ADC以适应系统布局和布线需求。
06 8位串行ADC的未来发展 趋势
提高分辨率和精度
对未来研究和应用的建议
ad信噪比分析及高分辨率
在雷达、导航等军事领域中,由于信号带宽宽(有时可能高于10MHz),要求ADC的采样率高于30MSPS,分辨率大于10位。
目前高速高分辨率ADC器件在采样率高于10MSPS 时,量化位数可达14位,但实际分辨率受器件自身误差和电路噪声的影响很大。
在数字通信、数字仪表、软件无线电等领域中应用的高速ADC电路,在输入信号低于1MHz时,实际分辨率可达10位,但随输入信号频率的增加下降很快,不能满足军事领域的使用要求。
针对这一问题,本文主要研究在不采用过采样、数字滤波和增益自动控制等技术条件下,如何提高高速高分辨率ADC电路的实际分辨率,使其最大限度地接近ADC器件自身的实际分辨率,即最大限度地提高ADC电路的信噪比。
为此,本文首先从理论上分析了影响ADC 信噪比的因素;然后从电路设计和器件选择两方面出发,设计了高速高分辨率ADC电路。
经实测表明,当输入信号频率为0．96MHz时,该电路的实际分辨率为11．36位;当输入信号频率为14．71MHz日寸,该电路的实际分辨率为10．88位。
1 影响ADC信噪比因素的理论分析ADC的实际分辨率是用有效位数ENOB标称的。
不考虑过采样,当满量程单频理想正弦波输入时,实际分辨率可用下式表示：ENOB=[SINA0(dB)-1．76]／6．02 (1)式中,SINAD表示ADC的信噪失真比,指ADC满量程单频理想正弦波输入信号的有效值与ADC输出信号的奈奎斯特带宽的全部其它频率分量(包括谐波分量,但不包括直流允量)的总有效值之比。
ADC的信噪比SNR,指ADC满量程单频理想正弦波输入信号的有效值与ADC输出信号的奈奎斯特带宽的全部其它频率分量(不包括直流分量和谐波分量)总有效值之比。
由此可知,当ADC的总谐波失真THD一定时,有效位数ENOB取决于SNR;ADC的SNR越高,其有效位数ENOB就越高。
下面就来分析影响ADC信噪比SNR的因素。
理想ADC的噪声由其固有的量化误差(也称为量化噪声,如图1所示)产生。
STM8S ADC
STM8S ADC 嵌入式研发中心ADC特性ADC1和ADC2主要功能：●10位的分辨率●单次和连续的转换模式●可编程的(转换频率的)预分频：fMASTER 2 到18 分频●可以选择ADC专用外部中断(ADC_ETR)或者定时器触发信号(TRGO)来作为外部触发可以选择ADC专用外部中断(ADC ETR)或者定时器触发信号(TRGO)来作为外部触发信号●模拟放大(对于具有VREF引脚的型号，可通过模拟缩放的功能来提高分辨率)●转换结束时可产生中断●灵活的数据对齐方式●ADC 输入电压范围：VSSA ≤ VIN ≤ VDDAADC1扩展功能：●带缓冲的连续转换模式●单次和连续转换的扫描模式●具有上限和下限门槛的模拟看门狗●模拟看门狗事件发生可产生中断ADC 框图ADC 中断Data b 数据缓存模拟看门狗上下限门值ADC 电源及参考电压10 bits 数据寄存器VREF-VREF+VSSA VDDA EOC End of ConversionADC 中断busANALOG TO DIGITAL时钟分频SPSEL=2~18AIN2AIN0f ADCf MASTERCONVERTERSPSEL 218GPIOsAIN(N)ADC_ETRADC 寄存器ADC1:采集通道N=7或9定时器1Trigger集具有数据缓存及模拟看门狗ADC2:采集通道N=15当IO口用作模拟输入时必须禁止施密特触发器！ADC1ADC2ADC开关控制：置位ADC_CR1寄存器的ADON位来开启ADC，把ADC从低功耗模式唤醒。
再次置位ADC_CR1寄存器的ADON位，ADC启动转换。
清零ADON位，ADC模块切换到低功耗模式。
ADC时钟：ADC 的时钟是由fMASTER时钟经过预分频后供给的。
时钟的预分频的时钟是由时钟经过预分频后供给的。
时钟的预分频因子是由ADC_CR1寄存器的SPSEL[2:0]决定的。
ADC通道选择：ADC通道选择通过ADC_CSR寄存器的CH[3:0]位选择ADC采集通道。
8位数模转换器ADC0809实验报告
4、在Text中编写自己的程序，我们需要把51单片机的头文件添加上去，这个是#include<reg51.h>,写好之后把它保存再添加到工程里，这里需要我们注意，是点project的source group里面的Add Files to…… 。
Vcc：电源，单一+5V。
GND：地。
主要特性：
（1）8路输入通道，8位A/D转换器，即分辨率为8位。
（2）具有转换起停控制端。
（3）转换时间为100μs(时钟为640KHz时)，130μs（时钟为500KHz时）。
（4）单个+5V电源供电。
（5）模拟输入电压范围0～+5V，不需零点和满刻度校准。
（6）工作温度范围为-40～+85摄氏度。
（7）低功耗，约15mW。
3、晶振电路
本设计系统采用内部时钟方式，利用单片机内部的高增益反相放大器，外部电路简，只需要一个晶振和 2个电容即可，如下图所示。
晶Hale Waihona Puke 电路电路中的器件选择可以通过计算和实验确定，也可以参考一些典型电路。参数，电路中，电容器C1和C2对震荡频率有微调作用，通常的取值范围是30±10pF，在这个系统中选择了22pF；石英晶振选择范围最高可选24MHz，它决定了单片机电路产生的时钟信号震荡频率，在本系统中选择的是12MHz，因而时钟信号的震荡频率为12MHz。
/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
AD转换器
双积分型ADC • 双积分型ADC：是1种V—T型A/D转换器，
• 由积分器、比较器、计数器和部分控制电路组成。
• 最大优点：是工作稳定，抗干扰能力强。 • 最大缺点：是速度较慢，所以主要用于数字电压
表等低速测试系统中。 • 转换精度主要取决于位数、运算放大器和比较器 的灵敏度和零点漂移等因素，高精度的价格较贵。
• 自电子管ADC面世以来,经历了分立半导体、集成 电路数据转换器的发展历程。
• ADC的生产已进入全集成化阶段,同时在转换速度 和转换精度等主要指标上有了重大突破,还开发了 一些具有与计算机直接接口功能的芯片。在集成 技术中,又发展了模块、混合和单片机集成数据转 换器技术。
• ADC主要的应用领域不断拓宽,广泛应用于多媒体、 通讯、自动化、仪器仪表等领域。对不同的领域 的不同要求,例如接口、电源、通道、内部配置的 要求,每一类ADC都有相应的优化设计方法;同时, 用户不仅要考虑到ADC本身的工艺和电路结构,而 且还应考虑到ADC的外围电路,如相应的信号调理 电路等模拟电路的设计。
• 各种技术和工艺的相互渗透，扬长避短，开发出 适合各种应用场合，能满足不同需求的A/D转换器， 将是模拟/数字转换技术的未来发展趋势;高速、 高精度、低功耗A/D转换器将是今后数据转换器发 展的重点。
全并行模拟/数字转换
• 它的工作原理非常简单，模拟输入信号同时与2N1个参考电压进行比较，只需一次转换就可以同时 产生n位数字输出。它是迄今为止速度最快的A/D 转换器，最高采样速率可以达到500MSPS。
• A/D转换器（ADC）是将模拟信号转换成数 字信号的电路 • A/D转换过程包括取样、保持、量化和编码 4个步骤，一般，前2个步骤在取样-保持电 路中1次性完成，后2个步骤在A/D转换电路 中1次性完成。
常用的ADC和DAC
常用ADC/DAC器件介绍ADC系列：1. ADS5483ADS5483 ADC 拥有高信噪比(SNR) 与无杂散动态范围(SFDR)，可通过第二尼奎斯特区(Nyquist zone) 接收来自DC 的输入频率。
采样速率为135 MSPS 的ADC 在输入频率(IF) 为70 MHz 时可实现78.6 dBFS 的SNR 以及95 dBc 的SFDR，与同类ADC 相比，SNR 高出3.5 dB，SFDR 高出8 dB。
更高性能ADS 5483 能够显著增强设计灵活性，进而使众多应用受益匪浅。
例如，其不仅可针对测量测试系统提供更高的准确度，而且还能凭借更高带宽在包括空中接口等在内的无线通信领域提供更高的灵敏度，如WCDMA、TD-SCDMA、WiMAX、LTE以及多载波3 GSM 等。
2. ADS795x该系列器件不仅可针对高密度应用实现优异的线性与AC 性能，而且优化后还能最大限度地提升诸如手持式医疗仪器、可编程逻辑控制器以及数字电源等电池供电及低电压应用的性能。
ADS795x 产品系列高度集成了众多组件，如GPIO、可编程告警阈值、板上定序器以及SPI 兼容接口等，能最大限度地降低板级空间要求，并简化与主机设备的连接及相关软件。
3. AS1538AS1538带有8个12Bit的分辨率的输入通道。
其在50ksps的转换速度下低于850μA(包括内部基准)消耗电流。
在关断模式下，AS1538的供电电流可降至1.5μA以下。
无论是2.5V的内部基准还是1V至5.25V范围内的外部基准，都能对满刻度模拟输入范围进行设定。
AS1538的I2C兼容接口支持速度高达3.4MHz的接口，包括100kHz 和400kHz的行业标准速度。
用户可编程I2C地址可以在一条I2C总线上挂多达4种设备。
4. LTC2262LTC2262 用1.8V 的低压模拟电源工作，极大地节省了功率，而且不牺牲AC 性能。
这个ADC 在基带提供了72.8dB 的信噪比(SNR) 性能和88dB 的无寄生动态范围(SFDR)。
ADC采样的相关基础知识（网上摘录）
ADC采样的相关基础知识（网上摘录）1 MSPS - 模拟混合信号转换速率（Conversion Rate）是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。
积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。
采样时间则是另外一个概念，是指两次转换的间隔。
为了保证转换的正确完成，采样速率（Sample Rate）必须小于或等于转换速率。
因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。
常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。
1msps=1000 ksps2 kspskilo Samples per Second 表示每秒采样千次，是转化速率的单位。
所谓的转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。
积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。
采样时间则是另外一个概念，是指两次转换的间隔。
为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。
因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。
常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。
1msps=1000ksps3 数据采集中的采样率、缓冲区大小以及，每通道采样数之间的关系采样率，主要取决于你需要分析信号的带宽。
根据采样定理，采样率至少是带宽的两倍。
一般取2.56倍或者更高。
每通道采样数，指的是每次从通道读取的数据长度，其实是从通道的buffer里面读取的。
如果每次读得太少，而且读的间隔过长，那么buffer里面的数据就会堆积，最后导致buffer溢出。
所以buffer size应该大于数据读取间隔*采样率，否则一个间隔的数据就足以把buffer填满了，同时读取的长度也应该保证buffer不会溢出。
流水线ADC简介
流水线ADC简介流水线ADC简介低采样速率ADC仍然采用逐次逼近（SAR）、积分型结构以及最近推出的过采样ΣΔADC，而高采样速率（几百MSPS以上）大多用闪速ADC及其各种变型电路。
最近几年各种各样的流水线ADC已经在速度、分辨率、动态性能和功耗方面有了很大的提高。
对于几Msps到100Msps的8位高速和16位低速模数转换器（ADC），流水线已经成为最流行的模数转换器结构，它可以涵盖很广的应用范围，包括CCD成像、超声成像、数字接收、基站、数字视频（如HDTV）、xDSL、线缆调制解调器以及快速以太网。
本文介绍了流水线ADC的内部结构和工作原理。
一、流水线ADC结构图1 12位流水线ADC的结构图图1为12位流水线ADC的结构图。
输入Vin首先被采样/保持（S&H）电路所采样，同时第一级的闪速ADC把它量化为3位，此3位输出送给一3位的DAC（具有12位精度），输入信号减去此DAC 的输出，放大4倍送给下一级（第二级），继续重复上述过程，每级提供3位，直到最后一级4位闪速ADC。
对应某一次采样，由于每级在不同的时间得到变换结果，因此在进行数字误差校正前用移位寄存器对各级的结果先按时间对准。
注意只要某一级完成了某一采样的变换，得到结果并把差值送给下一级，它就可以处理下一个采样。
因此流水线操作提高了处理能力。
1. 延迟时间由于每个采样必须通过整个流水线才能得到数字误差校正所需的各个位，因此流水线ADC有数据延迟。
在图1的例子中，大约要延时3个周期（见图2）。
图2 流水线ADC延迟示意图2. 数字误差校正大多数现代流水线ADC采用“数字误差校正”技术来大大降低对闪速ADC（即内部的每个比较器）的精度要求。
图1中，3位的差值输出其动态范围是输入信号Vin的1/8，然而随后的增益只有4，因此给第二级的输入只有第二级ADC 3位范围的一半（在第一级的3位变换没有误差的情况下）。
如果第一级的3位闪速ADC的某一个比较器有很大的失调，同时输入电压又正处于此比较点上，那么就会产生不正确3位码和不正确的3位DAC输出，此时产生了不同的差值。
ADC测试
高速ADC测试技术ADC(Analog-to-Digital Converter)即模拟/数字转换器。
现实世界中的信号，如温度、声音、无线电波、或者图像等，都是模拟信号，需要转换成容易储存、进行编码、压缩、或滤波等处理的数字形式。
模拟/数字转换器正是为此而诞生，发挥出不可替代的作用。
高速、高精度、低功耗、多通道是ADC未来的发展趋势目前，随着数字处理技术的飞速发展，在通讯、消费电器、工业与医疗仪器以及军工产品中，对高速ADC的需求越来越多。
以通讯领域出现的新技术“软件无线电”为例，其与传统数字无线电的主要区别之一就是要求将A/D、D/A变换尽量靠近射频前端，将整个RF段或中频段进行A/D采样。
如果将A/D移到中频，那么这种系统会要求数据转换器有几十到上百兆的采样率。
同时要求数据转换器对高频信号有很小的噪音和失真，以避免小信号被频率相近的大信号所掩盖。
高精度也是ADC未来的发展趋势之一。
为满足高精度的要求，数字系统的分辨率在不断提高。
在音频领域，为了在音频处理系统中获得更加逼真的高保真声音效果，需要高精度的ADC。
在测量领域，仪表的分辨率在不断提高，电流到达nA级，电压到mV级。
目前已经出现分辨率达到28bit的ADC，同时人们也在研究更高分辨率的ADC。
低功耗已经成为人们对电子产品共有的的要求。
当SOC（片上系统）的设计者们在为散热问题头疼的时候，便携式电子产品中的开发商们也在为怎样延长电池使用时间而动脑筋。
对于使用于此的ADC而言，低功耗的重要性是显而易见的。
在某些应用中（如医学图像处理），需要多路信号并行处理的，这驱使ADC 的制造商们把多个ADC集成在一块IC上。
在这一类芯片中，如果使用传统的并行接口，将意味着数字管脚的激增，所以大都是使用了CDF （Clock-Data-Frame）的并行转串行技术。
高速AD测试中的难点高精度ADC的采样率不高，测试关键是要有高精度的信号源。
而高速ADC 测试是一项更具挑战性的工作，其中采样时钟的Jitter和高速数字接口是两个必须面对的难题。
华大MCUADC采集问题分析--芯虎论坛--中国芯中国梦
从早期的8位，10位到12位ADC，现在ADC模块已经成为了单片机的标配。
但是ADC使用的时候采出来的数据一定是准确的吗？其实工程师朋友们在使用的时候如果不注意的话，得到的采样值会与实际之前存在一定的误差。
这是由于SAR ADC的结构所决定的，SAR ADC的标准结构如下图：在采样过程中开关处于闭合状态,并对采样电容进行充电。
如果采样的速度过快或者输入电流过小会造成电容Csh充电不满，得到的采样值会低于实际值。
当电路输入为小电流时，为了保护外部电路,防止由于电容突然与自己的输出相连而对外部电路形成冲击,我们在片上集成了一个模拟缓冲器如下图方框里所示。
缓冲器更像是一个阻抗变换器,它会把自己输出端电容量的变化转化为其输入端电容量的变化。
可以通过对寄存器ADC_CR0中的BUFEN位进行配置来选择是否启用缓冲器。
当缓冲器打开后最大的采样速率为200sps，其它情况下的采样速率如下表：注意不同电压与采样率的问题：2.4v以上，最大采样率是1Msps，2.4v 以下，最大采样降低为500KSps，低于2.2v，最大采样率降低为200Ksps注意不同参考源与采样率的问题：使用内部Vref时，最大采样率为200KSPS，达不到1MSPS。
知道了模块的原理后如何提高采样的精度？第一种方法是找到噪声源，回避这个噪声源，比如在噪声源稳定，或者消失的时候，进行采样。
就像电机驱动一样，ADC不会在PWM切换时采样信号，因为PWM切换瞬间，噪声是最大的。
第二种方法是无法回避这个噪声源，那么我们的产品是有内部累加器的，比如进行16次采样，读取累加器高12位，就是16次采样的平均值，芯片内部都已经集成这个累积，求平均的硬件算法。
第三种方法是输入端加一个电容，进行去耦以及降低噪声影响，再使用ADC进行采样。
第四种方法是细节描述，比如在采样的几个cycle时，最好MCU的IO 停止翻转驱动，因为这样会影响电源噪声。
最重要的是：外部Vref的这个GPIO 在ADC采样时，必须停止翻转，因为共享一个PAD，GPIO 的翻转会把噪声引入ADC的Vref。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
收稿日期:2007207219; 定稿日期:2007209225基金项目:国家自然科学基金重大研究计划资助项目(90407001);深圳市科技计划资助项目(200512)8位10MSPS 流水折叠式ADC 的性能测试和分析王百鸣1,闫 杰2,洪岳炜2(1.深圳大学 信息工程学院 EDA 技术中心;2.深圳大学 光电子学研究所,广东 深圳 518060)摘 要: 利用信号完整性分析方法,研究探讨了高速ADC 的性能指标测试问题。
通过实验仿真,对一个自主设计的分辨率为8位、采样速率最高达10MSPS 的高速流水折叠式ADC 进行了相关测试分析;分别给出了静态和动态测试结果。
结果表明,信号完整性分析方法可以有效地用于高速中分辨率ADC 的动态和静态测试。
关键词: A/D 转换器;测试;信号完整性分析;有效位数;谐波失真中图分类号: TN79+2 文献标识码: A 文章编号:100423365(2008)022*******Performance T est and Analysis of 82Bit 10MSPS Pipelined Folding ADCWAN G Baiming 1,YAN Jie 2,HON G Yuewei 2(1.T he EDA Technolog y Center ,College of I nf o.Engineer.,S henz hen Univ.;2.I nst.of O ptoelec.,S henz hen Univ.,S henz hen ,Guang dong 518060,P.R.China )Abstract : Problems in testing performance of high 2speed A/D converter using signal integrality analysis methodwas discussed.Test analysis was made on a self 2designed 82bit 10MSPS high 2speed pipelined folding A/D convert 2er.Both static and dynamic test results were given ,together with relevant illustrations.Final results showed that the signal integrality analysis method could be effectively used in both dynamic and static tests of high 2speed pipe 2lined folding A/D converters.K ey w ords : A/D converter ;Test ;Signal integrality analysis ;Effective number of bits (ENOB );Harmonic dis 2tortionEEACC : 1265H1 引 言模数转换器(以下简称ADC )的功能是将模拟信号转换成数字信号的数据转换电路[1]。
近年来,模拟和数字混合产品不断推陈出新,其中的关键器件———ADC 也向高速高分辨率的方向快速发展。
随着数据转换技术的不断推进,也推动了高性能ADC 测试技术的发展与需求。
目前,ADC 主要的性能指标测试包括静态参数和动态参数测试。
主要参数为积分非线性(INL )、微分非线性(DNL )、信噪失真比(SINAD )、有效位数(ENOB )等[2]。
利用信号完整性分析方法,本文探讨和研究了高速流水折叠式ADC 的主要性能参数的测试问题。
通过实验仿真,对一个自主设计的8位、10MSPS 的高速流水折叠式ADC 进行相关测试分析,给出了静态和动态测试结果。
2 ADC 的主要性能指标2.1 静态性能指标对于一个理想ADC ,模拟信号的任何一个输入采样值,都对应唯一的数字输出信号。
而对于一个非理想的ADC ,其与理想的数字输出信号的误差都被归类为静态转换误差[3]。
静态转换误差包括积分非线性(INL )、微分非线性(DNL )、失调误差、单调性误差等。
第38卷第2期2008年4月微电子学Microelect ronicsVol 138,No.2Apr 12008静态性能参数中,最主要的是INL 与DNL ,如图1所示。
图1 一个3位ADC 的INL 和DNL 示意图Fig.1 INL and DNL of a 32bit ADCINL 误差是实际的有限精度特性和理想的有限精度特性V Ideal 在垂直方向上的最大差值,为: INL =Max{|V D -V Ideal |/V LSB }(1)DNL 误差是垂直跨度上相邻电平(V D 与V D +1)的最大差值,为:DNL =Max {|V D +1-V D |/V LSB -1}(2)2.2 动态性能指标ADC 的主要动态性能指标包括总谐波失真(T HD )、信噪失真比(SINAD )、有效位数(ENOB )。
三者相互制约。
任何实际器件均含有一定的非线性,因此,当一个正弦波信号经过一个器件时,在输出信号的频谱中会出现许多输入信号频率的高次谐波分量,这些高次谐波分量称为“谐波失真分量”[2]。
通常用FF T 分析测出各个谐波分量的幅值,T HD 值为: T HD =V 22+V 23+V 24+…+V 2nV s(3)式中,V s 为基波信号有效值,V n 为n 次谐波的有效值。
信噪失真比(SINAD )又称为信纳比,是指输入信号有效值与奈奎斯特带宽中全部其他频率分量(包括噪声和谐波分量,但不包括直流分量)总有效值之比的分贝数。
其与信噪比(SNR )的不同之处在于多考虑了谐波分量,从而反映了谐波失真[2]。
ENOB 指ADC 实际可达到的位数,它是一个综合性的动态性能指标,与系统的采样率f s 、信号带宽f a 、噪声、谐波失真、信号幅度等均有密切的关系。
满量程信号幅度时,ENOB 可用(4)式[4]求出:SNR =6.02N +1.76(4)SINAD =-10lg[10-SNR/10+10-THD/10](5)ENOB =(SINAD -1.76)/6.02(6)3 流水折叠式ADC 设计3.1 流水折叠式ADC [2]流水折叠式ADC 主要由采样保持器、折叠模块、余量转换模块、子ADC 、寄存器组等构成,其电路结构如图2所示。
图2 流水折叠式ADC 电路结构Fig.2 Structure of pipelined folding ADC3.2 8位10MSPS 流水折叠式ADC 的仿真电路8位10MSPS 流水折叠式ADC 的仿真电路如图3所示。
该ADC 的主要构成模块为:采样保持器SHi ,折叠电路模块CAi ,模拟余量转换模块RM ,流水输出控制模块PCL ,子ADC_C HILD ,数据输出寄存器组DA TA ,格雷码转换模块Gray 等。
该ADC 方案的创新特点在于,它是一种具有吸收折叠概念[2]的有益成分、且仍然能产生模拟余量A2[5]的ADC +电路。
选用优化的电路结构和高性能器件,尽量保持模拟信号的完整性,使ADC +产生的模拟余量A2足够“干净”,就能复合构成速度等同于子ADC 而分辨率高于ADC +的ADC 。
“干净”的程度或定量分析由测试系统与测试结果确定。
4 测试系统与结果4.1 静态测试系统与测试结果静态测试采用斜波信号为输入测试源,采样率设为10MSPS 。
静态测试系统如图4所示,测试结果如图5所示。
图3 8位10MSPS 流水折叠式A/D 转换器的仿真电路Fig.3 Simulation circuit of 82bit 10MSPS pipelined folding A/D converter 由图5可得,此ADC 的INL =0.8L SB ,DNL=1.2L SB 。
4.2 动态测试系统与测试结果动态测试系统采用正弦波为输入测试源,测试出2T HD 后,由(4)、(5)、(6)式计算ENOB 。
动态测试系统如图6所示。
图6 动态测试系统Fig.6 Dynamic test system正弦波测试源采用多种频率进行多次测试:频率范围0.01～2M Hz ,采样率10MSPS ,6频点次测试。
计算2T HD 时,高次谐波分量采用5个。
测试结果列于表1。
表1 动态测试结果T able 1 Dynamic test resultsF in /M Hz0.0130.0530.130.53 1.13 2.132T HD /dB49.247.144.941.340.924.9ENOB /bit7.47.27.06.56.43.8由表1数据绘出图7,它反映了该8位ADC 在0.01～2M Hz 输入信号范围内有效位数和谐波失真的情况。
图7表明,图3所示的分辨率为8位、采样率达10MSPS 的高速流水折叠式ADC 已达到主要设计指标;同时也表明,该ADC 处理1M Hz 以上输入信号时,其有效位数ENOB 从6.4开始急剧恶化,故该ADC 最多能处理1M Hz 的输入信号。
图7 动态测试结果Fig.7 Dynamic test results5 结 论本文探讨和研究了高速流水折叠式ADC主要性能指标的测试分析。
通过实验仿真,针对一个自主设计的高速流水折叠式ADC,进行了信号完整性的测试分析,定量给出了静态和动态测试结果。
测试表明,图3所示的ADC达到主要设计指标8位、10MSPS;但该ADC处理高于1M Hz输入信号时,其有效位数ENOB从6.4开始急剧恶化。
本文的测试分析方法可以有效地用于其他高速中分辨率ADC的动态和静态测试,从而定量地分 析模数转换范畴的信号完整性问题。
参考文献:[1]郭树田.数据转换器发展近况[J].微电子学,1998,28(4):2242232.[2]薛天宇,孟庆昌,华正权.模数转换器应用技术[M].北京:科学出版社,2001.[3]P HILL IP E A,DOU G L AS R H.CMOS模拟集成电路设计[M].北京:电子工业出版社,2005.[4]WAL T K.M T2003:Understand SINAD,ENOB,SNR,T HD,T HD+N,and SFDR,so Y ou Don’tG et Lost in the Noise Floor[EB/OL].[2005203210]./en/content/0,2886,760%255F%255F91250,00.html.[5]王百鸣,涂国防,张基宏.定点采样值的分段量化处理可行性及模拟余量的存在证明[J].信号处理,2002, 18(4):2852288.作者简介:王百鸣(1957-),男(汉族),江苏省人,教授,1982年毕业于中国科学技术大学无线电电子学系,1992年在深圳华为技术有限公司技术开发部工作,1999年在日本创价大学学术进修,现主要从事模数混合电路、信号处理、数据采集等方面的研究。