计算机原理第五章
计算机组成原理第五章时序产生器和控制方式

➢ 时序信号产生电路简单
5、3、2、时序信号产生器
➢ 功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机得时序电路复杂,微型计算机得
时序电路简单
➢ 构成:
时钟源:石英晶体振荡器 环形脉冲发生器 节拍脉冲与读写时序译码逻辑 启停控制逻辑
5、3、2、时序信号产生器
➢ 构成
5、3、2、时序信号产生器
➢ 时钟源----石英?
➢ 若在石英晶体上施加交变电场,则晶体晶格将产生 机械振动,当外加电场得频率与晶体得固有振荡频 率一致时,则出现晶体得谐振。由于石英晶体在压 力下产出得电场强度很小,这样仅需很弱得外加电 场即可产生形变,这一特性使压电石英晶体很容易 在外加交变电场激励下产生谐振。其振荡能量损 耗小,振荡频率极稳定。这些再加上石英优良得机 械、电气与化学稳定性,使它自40年代以来就成为 石英钟、电子表、电话、电视、计算机等与数字 电路有关得频率基准元件。
DBus->DR
DR->R0
➢ 在一个节拍电位中完成四个细节操作 ➢ 有时序关系得四个操作 ➢ 通过节拍脉冲确定先后次序
节拍 电位
节拍 脉冲
5、3、2、时序信号产生器
➢ 启停控制逻辑
开机后有连续节拍脉冲 必须按需约束 需要按照规则动作 上边:启停逻辑
• Cr决定控制就是否有效
下边:
• Cr触发器+RS触发器 • 完整节拍生成
5、3、3 时序控制方式
➢ 怎样实现时序控制?已知:
机器指令所包含得CPU周期个数反映了指令得复杂程 度
CPU周期内得操作信号得数目与出现得先后次序也不 相同。
➢ 控制方式:控制不同操作序列时序信号得方法。 ➢ 分为以下几种:
微型计算机原理与组成-第5章 储存系统

· 读取CMOS-SRAM中的设备配置,确 定硬件运行环境。
· 系统引导、启动。
· 基本的输入输出控制程序。 · 存储一些重要的数据参数。 · 部分机器还含有硬化的部分操作系统。
ROM-BIOS一般为几十KB的容量,并 有逐渐加大的趋势,常为掩膜式ROM。 目前高档PC机已采用快速擦写存储器, 使ROM BIOS 的功能由软盘软件支撑升级。
5.4.5 页式虚拟存储器 页式虚拟存储器中的基本信息传送单 位为定长的页。
5.4.6 段页式虚拟存储器简介
段式虚拟存储器和页式虚拟存储器各有 其优缺点,段页式管理综合了两者的优点, 将存储空间仍按程序的逻辑模块分成段, 以保证每个模块的独立性及便于用户公用; 每段又分成若干个页。 页面大小与实存页相同,虚存和实存之 间的信息调度以页为基本传送单位。
2.CMOS-RAM 用于记录设备配置参数,如内存容量, 显示器类型,软硬磁盘类型及时钟信息等。 CMOS-RAM采用CMOS工艺制成,功耗很 少。
3.ROM-BIOS
ROM-BIOS用于存放基本的输入输出 系统程序,是操作系统驻留在内存中的最 基本部分,其主要用于以下几个方面。
· 开机后的自检。检测对象涉及计算机 系统的各主要功能部件包括CPU、ROM、 RAM、系统接口电路和键盘、软、硬磁 盘等外设。
5.1.1存储器的分类
1. 按存储介质分 按存储介质可以将存储器分为三种:半 导体存储器、磁表面存储器和光存储器。
2. 按存取方式分
按照存储器的存取可方式分为随机存取 (读写)存储器、只读存储器、顺序存取存 储器和直接存取存储器等。
《计算机组成原理》5-指令系统

◆ CPU中设置程序计数器(PC)对指令的顺序号进行计 数。PC开始时存 放程序的首地址,每执行一条指令,PC 加”1”,指出下条指令的地址, 直到程序结束。
跳跃寻址 Leabharlann 转移指令指出AA22AA33
…
…
…
…
1111 1110 A2 A3
12 位操作码
1111 1111 0000 1111 1111 0001
AA33
…
…
…
…
1111 1111 1110 A3
16 位操作码
…
…
1111 1111 1111 0000 1111 1111 1111 0001 1111 1111 1111 1111
24
双字
28
双字(地址32)▲
32
双字
36
边界未对准
地址(十进制)
字( 地址2)
半字( 地址0)
0
字节( 地址7) 字节( 地址6)
字( 地址4)
4
半字( 地址10)
半字( 地址8)
8
5.2.2 数据类型
2、数据在计算机中存放方式
存储字长内部字节的次序
例: 12345678H如何存储? 12 34 56 78H
5.3.1指令寻址
指令寻址----计算指令有效地址的方法
指令地址
指令
指令地址寻址方式
PC +1
0 LDA
11 ADD 22 DEC 33 JMP
4 LDA
5 SUB 6 INC
77 STA 88 LDA
计算机组成原理第5章 中央处理器

19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为:1)取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时,计算 机操作由一系列指令周期组成,每个周期执行一条 机器指令,而每个指令周期又由若干个机器周期组 成,一种通常的办法是分解成取指、取操作数、执 行和中断,只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的,每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同,因而每条指令和每个微操作所需的执行时 间也不相同,这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式,就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系,可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令,其功能不同,其指令周 期长短也就可以不同。在系统中,通常不为指令周 期设置时间标志信号,因而也不将其作为时序的一 级。时序信号通常划分为三级,即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号,各部件 按自身固有的速度工作,通过应答方式进行联络, 常见的应答信号有准备好(READY)或等待( WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中,控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此, 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量,经组合逻 辑电路产生微命令序列;或形成相应的微程序地址, 通过执行微指令直接产生微命令序列。按照微命令 的产生方式,可将控制器分为组合逻辑控制器和微
计算机组成原理第五章指令系统(含答案)

第五章指令系统5.1 指令系统概述及指令格式随堂测验1、下列关于指令(机器指令)的描述中,正确的是()(多选)A、是计算机系统中硬件与软件之间的接口B、是程序员操作计算机硬件的接口C、是冯诺依曼结构计算机实现“程序控制”原理的载体D、是指挥计算机指令特定操作的命令2、下列关于指令的描述中,正确的是()(多选)A、指令的操作码定义了指令的功能B、指令的地址码字段是不可缺少的C、单地址指令只能处理一个数据D、指令的地址码字段可以表示一个地址,也可以表示一个数据3、下列关于指令格式的描述中,正确的是()(多选)A、对采用定长操作码的计算机而言,若需要支持65条指令,则其操作码字段最少需要7位B、若指令中每个地址字段位均为4位,则对RR型指令而言,可以使用16个寄存器C、指令字长确定的情况下,指令的地址字段越多,则其位数就越少D、计算机硬件是影响指令格式设计的因素之一5.2 寻址方式及指令寻址随堂测验1、直接寻址的无条件转移指令执行的效果是将将指令地址送入()(单选)A、程序计数器PCB、地址寄存器MARC、数据缓冲寄存器MDRD、偏移地址累加器2、下列关于寻址方式的描述中,正确的是()(多选)A、包括指令寻址方式和数据的寻址方式B、形成指令和数据所在虚拟存储器地址的方法C、形成指令和数据所在主存地址的方法D、形成指令和数据在Cache地址的方法3、下列关于指令寻址方式的描述中,正确的是()(多选)A、指令的有效地址通过指令中形式地址字段给出B、程序中有条件和无条件转移采用的就是跳跃寻址C、指令的不同寻址方式需要通过寻址方式特征位来标识D、顺序结构中CPU依次访问不同指令采用的就是顺序寻址4、某计算机字长64位,采用单字长指令,下列描述中,正确的是()(多选)A、指令字长为64位B、指令字长为16位C、顺序寻址时,PC <- (PC) + 1D、顺序寻址时,PC <- (PC) + 85.3 操作数寻址方式随堂测验1、在数据寻址方式中,获取操作数最快的寻址方式是( ) ( 单选)A、寄存器寻址B、立即数寻址C、直接寻址D、间接寻址2、若指令的形式地址中给出的是操作数的有效地址, 该指令采用的寻址方式是( ) ( 单选)A、直接寻址B、立即数寻址C、寄存器寻址D、变址寻址3、假定计算机字长64位,采用单字长指令, 某指令采用间接寻址,则取操作数至少需要访问主存的次数为( ) (单选)A、1B、2C、3D、44、相对寻址方式中,指令所提供的相对地址是( ) (单选)A、本条指令在内存中的首地址为基准位置的偏移量B、本条指令的下条指令在内存中的首地址为基准位置的偏移量C、本条指令的上条指令在内存中的首地址为基准位置的偏移量D、本指令操作数的直接有效地址5、下列关于操作数的寻址方式的描述中,正确的是()(多选)A、直接寻址方式下,地址字段的位数影响数据的寻址范围B、间接寻址方式下,地址字段的位数影响数据的寻址范围C、立即数寻址方式下,地址字段的位数影响立即数的大小D、寄存器寻址方式下,地址字段的位数影响立即数的大小5.4 指令格式设计随堂测验1、采用将操作码字段扩展到没有使用的地址码字段的指令格式设计方案的主要目的是()(单选)A、减少指令长度B、充分利用地址字段,提高指令效率C、保持指令长度不变,增加指令数量。
《计算机原理学习指导》第五章 综合练习题

《计算机原理》第五章综合考试卷姓名_________ 得分__________一、填空题1 、计算机硬件由________、________、__________、_________和输出设备5 大部件组成。
2 、根据目前常用的存储介质可以把存储器分为_________、_________和_________3 种。
3 、ROM 可分为______________ 、_____________ 、______________和电擦除可编程只读存储器(EEPROM )4 种。
4 、采用4K ×4 位规格的静态RAM 存储芯片扩展为32K ×16 位的存储器,需要这种规模的存储芯片________片。
5 、要组成容量为4K ×8 位的存储器,需要_____片4K ×1 位的静态RAM 芯片并联,或者需要_____片1K ×8 位的静态RAM 芯片串联。
6 、Cache 的地址映射方式有________、____________和组相联映射3 种。
二、单项选择题1 、内存储器用来存放()A .程序B .数据C .程序和数据D .微程序2 、某一静态RAM 存储芯片,其容量是64K ×1 位,则其地址线有()A .64 条B .64000 条C .16 条D .65536 条3 、下列存储器中,存取速度最慢的是()A .光盘存储器B .半导体存储器C .硬盘存储器D .磁带存储器4 、下列部件(设备)中,存取速度最快的是()A .CPU 中的寄存器B .硬盘存储器C .光盘存储器D .软盘存储器5 、在主存储器与CPU 之间增加Cache 的主要目的是()A .降低整机系统的成本B .扩大主存之间的速度匹配问题C .解决CPU 和主存之间的速度匹配问题D .代替CPU 中的寄存器工作6 、在ROM 存储器中必须有()电路。
A .数据写入B .再生C .地址译码D .刷新7 、在多级存储体系中,“Cache —主存”结构的作用是解决()的问题。
计算机组成原理第五章——DMA方式

主讲人:刘爽
5.6 DMA方式
• 5.6.1 DMA方式的特点 • 5.6.2 DMA接口的功能和组成 • 5.6.3 dma的工作过程 • 5.6.4 dma接口的类型
Dma方式基本概念
• DMA方式,Direct Memory Access,也称为成组数据传 送方式,有时也称为直接内存操作。
优点:控制简单,它适用于数据传输率很高的 设备进行成组传送。
缺点:在DMA控制器访内阶段,内存的效能没有 充分发挥,相当一部分内存工作周期是空闲的。 这是因为,外围设备传送两个数据之间的间隔 一般总是大于内存存储周期,即使高速I/O设备 也是如此。
2、周期挪用(周期窃取)
• 当I/O设备没有DMA请求时,CPU按程序要求访问内存;一旦I/O 设备有DMA请求,则由I/O设备挪用一个或几个内存周期。
5.6.2 DMA接口功能和组成
• DMA接口的基本组成: • (1)主存地址寄存器AR:存放主存中需要交换数据的地址。 • (2)字计数器WC:用于记录传送数据的总字数。 • (3)数据缓冲寄存器BR:用于暂存每次传送的数据。 • (4)DMA控制逻辑:管理DMA的传送过程。 • (5)中断机构:向CPU提出中断请求。 • (6)设备地址寄存器DAR:存放i/o设备的设备码或表示设备信息存储区的
优点:既实现了I/O传送,又较好地发挥了内存 和CPU的效率,是一种广泛采用的方法。
缺点:I/O设备每一次周期挪用都有申请总线控 制权、建立总线控制权和归还总线控制权的过 程,所以传送一个字对内存来说要占用一个周 期,但对DMA控制器来说一般要2—5个 内存周 期(视逻辑线路的延迟而定)。因此,周期挪 用的方法适用于I/O设备读写周期大于内存存储 周期的情况。
计算机组成原理第五章单元测试(含答案)

计算机组成原理第五章单元测试(含答案) 第五章指令系统测试1.在以下四种类型指令中,哪种指令的执行时间最长?(单选)A。
RR型指令B。
RS型指令C。
SS型指令D。
程序控制类指令2.程序控制类指令的功能是什么?(单选)A。
进行算术运算和逻辑运算B。
进行主存与CPU之间的数据传送C。
进行CPU和I/O设备之间的数据传送D。
改变程序执行的顺序3.单地址指令中,为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用的寻址方式是什么?(单选)A。
立即数寻址B。
寄存器寻址C。
隐含寻址D。
直接寻址4.以下哪个选项属于指令系统中采用不同寻址方式的目的?(单选)A。
为了实现软件的兼容和移植B。
缩短指令长度,扩大寻址空间,提高编程灵活性C。
为程序设计者提供更多、更灵活、更强大的指令D。
丰富指令功能并降低指令译码难度5.在寄存器间接寻址方式中,操作数存放在哪里?(单选)A。
通用寄存器B。
主存C。
数据缓冲寄存器MDRD。
指令寄存器6.指令采用跳跃寻址方式的主要作用是什么?(单选)A。
访问更大主存空间B。
实现程序的有条件、无条件转移C。
实现程序浮动D。
实现程序调用7.以下哪种寻址方式有利于缩短指令地址码长度?(单选)A。
寄存器寻址B。
隐含寻址C。
直接寻址D。
间接寻址8.假设某条指令的一个操作数采用寄存器间接寻址方式,假定指令中给出的寄存器编号为8,8号寄存器的内容为1200H,地址1200H中的内容为12FCH,地址12FCH中的内容为3888H,地址3888H中的内容为88F9H,则该操作数的有效地址是什么?(单选)A。
1200HB。
12FCHC。
3888HD。
88F9H9.假设某条指令的一个操作数采用寄存器间接寻址方式,假定指令中给出的寄存器编号为8,8号寄存器的内容为1200H,地址1200H中的内容为12FCH,地址12FCH中的内容为3888H,地址3888H中的内容为88F9H,则该操作数的值是什么?(单选)A。
计算机原理习题答案05

第五章微处理器总线与时序习题与答案1.总线周期的含义是什么?8088/8086基本总线周期由几个时钟周期组成?解:总线周期是指CPU从存储器或I/O端口存取一个字节所需的时间。
8088/8086基本总线周期由4个时钟周期组成。
2.从引脚信号来看,8086和8088有什么不同?解:从引脚信号来看,8086的地址引脚与数据引脚复用,引脚为AD0~AD15,而8088同样也采用了地址引脚与数据引脚复用,但引脚为AD0~AD7。
3.试说明8086/8088工作在最小方式下和最大方式下系统基本配置的差别。
在最大组态下,8086/8088的外围电路由哪些器件组成?它们的作用是什么?解:8086/8088工作在最大方式下时,需要使用8288总线控制器,但是工作在最小方式下时不需要使用。
8086/8088工作在最大方式下时,外围电路包括8284时钟发生器、8286数据发送/接收器、8282地址锁存器以及8288总线控制器。
8284将晶体振荡器的振荡频率分频,向8086/8088以及计算机系统提供符合定时要求的时钟信号、准备好信号和系统复位信号。
8286数据发送/接收器增加数据总线的驱动能力。
8282地址锁存器用来锁存CPU 地址信号,特别是地址-数据线、地址-状态线上出现的地址信号。
8288根据CPU要执行的指令提供的状态信号建立控制时序,输出读写控制命令。
4.8086/8088数据信号与地址信号是共用引脚的,怎样把这两种不同的信号分离出来?解:8086/8088工作时,对数据信号与地址信号的公用引脚进行分时复用,采用8282地址锁存器来分离数据与地址信号。
在T1状态时,CPU提供ALE地址锁存允许信号,将地址信号锁存到8282地址锁存器。
然后,在T2、T3、T W状态,用作传送数据信号。
5.在总线周期的T1、T2、T3、T4状态,CPU分别执行什么动作?什么情况下需要插入等待状态T W?T W在哪儿插入?怎样插入?解:CPU在T1、T2、T3、T4 这四个状态完成一个总线周期。
计算机组成原理第五章-有关cache的计算

计算机组成原理第五章-有关cache的计算计算机组成原理第五章主要讲述了计算机中的缓存(Cache)技术。
缓存是一种用于提高计算机性能的关键技术,它位于CPU和内存之间,用于存储最近访问的数据和指令。
当CPU 需要访问某个数据或指令时,首先会检查缓存中是否存在该数据或指令,如果存在,则直接从缓存中获取,否则从内存中获取并存入缓存。
有关cache的计算主要包括以下几个方面:1. 命中率(Hit Rate):命中率是指CPU在访问数据时,能够直接从缓存中找到所需数据的概率。
命中率越高,说明缓存的使用效果越好。
计算公式为:命中率= 命中次数/ (命中次数+ 未命中次数)2. 缺失率(Miss Rate):缺失率是指CPU在访问数据时,无法从缓存中找到所需数据的概率。
缺失率越低,说明缓存的性能越好。
计算公式为:缺失率= 未命中次数/ (命中次数+ 未命中次数)3. 平均访问时间(Average Access Time):平均访问时间是指CPU访问数据所需的总时间除以访问次数。
平均访问时间越短,说明缓存的性能越好。
计算公式为:平均访问时间= (命中时间* 命中次数+ 缺失时间* 缺失次数) / (命中次数+ 缺失次数)4. 缓存容量(Cache Capacity):缓存容量是指缓存中可以存储的数据量。
缓存容量越大,能够存储的数据越多,从而提高缓存的命中率。
但是,缓存容量的增加也会增加成本和功耗。
5. 缓存行大小(Cache Line Size):缓存行大小是指每次从内存中读取的数据量。
缓存行大小越大,每次读取的数据越多,从而提高缓存的命中率。
但是,过大的缓存行大小会增加内存带宽的需求。
6. 替换策略(Replacement Policy):替换策略是指在缓存已满的情况下,如何选择要被替换的数据。
常见的替换策略有随机替换、先进先出(FIFO)替换、最近最少使用(LRU)替换等。
不同的替换策略会影响缓存的性能和命中率。
《计算机组成原理》第五章知识点

知识点1、输入输出系统的组成:I/O软件(I/O指令、通道指令)、I/O硬件2、I/O设备与主机的联系方式:I/O设备编址方式、设备寻址、传送方式、联络方式、I/O 设备与主机的连接方式(1)I/O设备编址方式:①统一编址:将I/O地址看做是存储器地址的一部分,用取数、存数指令②不统一编址:I/O地址和存储器地址是分开的,所有I/O设备的访问必须有专门的I/O指令(2)设备寻址可由I/O指令的设备码字段直接指出该设备的设备号。
通过接口电路中的设备选择电路,便可选中要交换信息的设备。
(3)传送方式:并行、串行(4)联络方式:①立即响应方式:用于一些工作速度十分缓慢的I/O设备②异步工作采用应答信号联络:用于I/O设备与主机工作速度不匹配时。
③同步工作采用同步时标联络:要求I/O设备与CPU工作的速度完全同步。
3、I/O设备与主机的连接方式(1)辐射式连接方式:要求每台I/O设备都有一套控制线路和一组信号线,因此所用器件和连线较多,对I/O设备的增删比较困难(2)总线连接方式:便于增删设备,被大多数现代计算机所采用4、I/O设备与主机信息传送的控制方式(1)程序查询方式:是由CPU通过程序不断查询I/O设为被是否已经做好准备,从而控制I/O设备与主机交换信息。
要求I/O接口内设置一个能反映I/O设备是否准备就绪的状态标记,CPU通过对此标记的检测,可得知I/O设备的准备情况,从而终止了原程序的执行。
CPU反复查询的过程犹如就地“踏步”。
(串行)CPU工作效率不高。
(2)程序中断方式:CPU在启动I/O设备后,不查询设备是否已经准备就绪,继续执行自身程序,只是当I/O设备准备就绪并向CPU提出中断请求后才予以响应,大大提高了淳朴的工作效率。
CPU执行程序与I/O设备做好准备是同时进行的,CPU资源得到了充分的利用。
(3)DMA方式(直接存储器存取方式:主存与I/O设备之间有一条数据通路,交换信息是,无须调用中断服务程序。
计算机组成原理第5章

高级语言与计算机的硬件结构及指令系 统无关,在编写程序方面比汇编语言优越。 但是高级语言程序“看不见”机器的硬件结 构,不能用于编写直接访问机器硬件资源的 系统软件或设备控制软件。为此,一些高级 语言提供了与汇编语言之间的调用接口。用 汇编语言编写的程序,可作为高级语言的一 个外部过程或函数,利用堆栈来传递参数或 参数的地址。
字节数 0或1 指令 前缀 0或1 0或1 操作数 地址 段取代 长度取代 长度取代 0或1
(a) 前 缀
字节数 操作码 Mod 位数 2 0或1 Reg或 操作码 3 0或1 基址 比例 R/M S 变址I B 3 3 3 0、1、2、4 偏移量 0、1、2、4 立即数
(b) 指 令
指令的前缀是可选项,其作用是对其后的指令 本身进行显示约定。每个前缀占1个字节。 指令前缀:包括LOCK(锁定)前缀和重复前缀。 LOCK前缀用于多CPU环境中对共享存储器的排他 性访问。 重复前缀用于字符串的重复操作,以获得比软件循 环方法更快的速度。 段取代前缀:根据指令的定义和程序的上下文,一 条指令所使用的段寄存器名称可以不出现在指令格 式中,这称为段缺省规则。当要求一条指令不按缺 省规则使用某个段寄存器时,必须以段取代前缀明 确指明此段寄存器。
操 作 码
OP
2.单地址指令
单地址指令指的就是只有一个地址码的指令,也 称为单操作数指令。这种指令利用硬件来隐含地 提供另一个操作数和结果数的地址,如累加寄存 器(Accumulator,简称AC)。 Accumulator AC
操作码 地址码
OP
X
3.二地址指令
二地址指令有两个地址码字段X和Y,分别指明 参与操作的两个数在内存或运算器中通用寄存器 的地址,其中地址Y兼作存放操作结果的地址。
微型计算机原理-第5章(2)微机原理与接口技术(第三版)(王忠民)

DS、
INT
ES
数2…0据H
PSP(256 字节)
附段加
CSS:SPSIP定义了代 堆段段段堆码栈栈段的用程用序户
户程序装入情况
第5章 汇编语言程序设计
DSEG SEGMENT STRING1 DB 1,2,3,4,5
DSEG ENDS ESEG SEGMENT
STRING2 DB 5 DUP(?) ESEG ENDS SSEG SEGMENT
CPU、存储器(ROM、RAM)、I/O接口、输入、输出设备
上机过程
第5章 汇编语言程序设计
编辑程序 编辑
汇编程序 汇编
连接程序 连接
手写程序
EDIT .ASM文件
MASM .OBJ文件
LINK .EXE文件
有语法错误 无法正常连接 有算法错误
第5章 汇编语言程序设计
用户程序的装入
完成以下操作: 确定内存可用部分 以便存放要执行的 .exe 文
INC
BX
ADD AL,[BX]
MOV SUM,AL
RET
ENDP CODE END
MAIN
ENDS START
第5章 汇编语言程序设计 第二讲结束
每一种知识都需要努力, 都需要付出,感谢支持!
知识就是力量,感谢支持!
一一一一谢谢大家!!
STACK‘STACK’ DW 10 DUP(?) SSEG ENDS CSEG SEGMENT ASSUME CS:CSEG,DS:DSEG ASSUME ES:ESEG,SS:SSEG
START: MOV AX,DSEG MOV DS,AX MOV AX,ESEG MOV ES,AX
LEA SI, STRING1
计算机组成原理第五章答案

10. 什么是I/O接口?它与端口有何区别?为 什么要设置I/O接口?I/O接口如何分类? 解: I/O接口一般指CPU和I/O设备间的连 接部件; I/O端口一般指I/O接口中的各种寄存器。 I/O接口和I/O端口是两个不同的概念。一 个接口中往往包含若干个端口,因此接口地址 往往包含有若干个端口地址。
若为输出,除数据传送方向相反以外,其他操作 与输入类似。工作过程如下: 1)CPU发I/O地址地址总线接口设备选择 器译码选中,发SEL信号开命令接收门; 2)输出: CPU通过输出指令(OUT)将数据放 入接口DBR中; 3)CPU发启动命令 D置0,B置1 接口向设 备发启动命令设备开始工作; 4)CPU等待,输出设备将数据从 DBR取走; 5)外设工作完成,完成信号接口 B置0,D 置 1; 6)准备就绪信号控制总线 CPU,CPU可通 过指令再次向接口DBR输出数据,进行第二次传送。
2. 简要说明CPU与I/O之间传递信息可采用 哪几种联络方式?它们分别用于什么场合? 答: CPU与I/O之间传递信息常采用三种联 络方式:直接控制(立即响应)、 同步、异步。 适用场合分别为: 直接控制适用于结构极简单、速度极慢的 I/O设备,CPU直接控制外设处于某种状态而无须 联络信号。 同步方式采用统一的时标进行联络,适用于 CPU与I/O速度差不大,近距离传送的场合。 异步方式采用应答机制进行联络,适用于 CPU与I/O速度差较大、远距离传送的场合。
启动
I/O准备 就绪
DMA请求
数据传送: 响应, 让出一个 MM周期
现行程序
准备下 个数据
现行程序 A
DMA请求 总线请求
就绪
D
B
CPU
DMAC
C
I/O
计算机组成原理第五章(白中英版)PPT课件

CPU周期 : 又称机器周期(总线周期),CPU访问 内存所花的时间较长,因此用CPU从内存读取一条指 令字的所需的最短时间来定义
时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T
相互关系: 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若20干21 T周期
2021
时序产生器 (3/4)
三、3级时序信号的关系 1、一台计算机机内的控制信号一般均由若干个周期
状态,若干个节拍电位及若干个时标脉冲这样3级 控制时序信号定时完成。 2、3级控制时序信号的宽度均成正整数倍同步关系。 周期状态之间,节拍电位之间,时标脉冲之间既 不容许有重叠交叉,又不容许有空白间隙,应该 是能一个接一个地准确连接,一个降落另一个升 起而准确切换的同步信号。
(2) 对指令进行译码,并产生相应的操作控制信号, 送往相应的部件,启动规定的动作;
(3) 指挥并控制CPU、内存与输入/输出(I/O)设 备之间数据流动的方向
• 运算器是数据加工处理部件,所进行的全部操作由 控制器发出的控制信号指挥
(1) (2)执行所有的逻辑运算,并进行逻辑测试
2021
CPU的基本模型
2021
5.1.1 CPU的功能
★ 指令控制
★ 操作控制 CPU产生每条指令所对应的操作信号,并把各种
操作信号送往相应的部件,从而控制这些部件按指令 的要求进行动作
★ 时间控制 对各种操作的实施时间进行定时
★ 数据加工 对数据进行算术运算和逻辑运算处理
2021
5.1.2 CPU的基本组成
• 控制器完成对整个计算机系统操作的协调与指挥。 (1) 控制机器从内存中取出一条指令,并指出下一条 指令在内存中的位置;
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第五章 计算机中的数据表示
计算机硬件能够直接识别可以被 指令系统直接调用的数据类型,包括数 指令系统直接调用的数据类型 包括数 包括 值数据和非数值数据两大类。 值数据和非数值数据两大类。 两大类
5.1数值数据的表示 数值数据的表示 5.1.1数的符号表示 数的符号表示 机器数 一、无符号数和有符号数 1、无符号数 、 机器数的所有二进位都用来表示 数值,称为无符号数。 数值,称为无符号数。 00000000~11111111(0 ~255) ( )
0
128
255
[x]移
128
0
127
x
图5.1 数轴上的移码表示
② 移码性质 移码与真值、 移码与真值、补码的对应关系
-128
-127
-1 0 1
127
[X]补 二进制真值X 二进制真值 10000000 -10000000 10000001 -01111111 · · · · · · 11111111 -00000001 00000000 00000000 00000001 00000001 · · · · · · 01111111 01111111
x=21×0.1011,y=20×0.0101 = , = e未偏 e偏 ① 移码定义 如果阶码为n+1位 (包括一位符号位 包括一位符号位), 如果阶码为n+1位 (包括一位符号位), 则其移码定义为 [X]移=2n+X, -2n≤X≤2n - 1 , 如n=7,则[X]移=128+X,-128≤X≤127 , , 128 0 0 128 127 255
i
真值 二、有符号数的表示 1、原码表示法(符号-幅值表示法 、原码表示法 符号 幅值表示法) 符号- 机器数的最高一位表示符号, 表示 机器数的最高一位表示符号,0表示 正数, 表示负数 表示负数, 正数,1表示负数,其余部分为数的幅值 (绝对值)。 绝对值) 举例: 举例:x=0.1011 [x]原= x=-0.1011 [x]原=
6-3=6+9(mod 12) 同余:设两整数a、 可用同一个 同余:设两整数 、b可用同一个 正整数M去除而余数相同 则称a、 去除而余数相同, 正整数 去除而余数相同 , 则称 、 b对M同余,记作 同余, 对 同余
a=b(modM)
9 = 12 3 =1+ 3 12 12 12
3=9(mod 12)
பைடு நூலகம்
负数,原码, 负数,原码,最大值 1.10…0 最小值 1.11…1 补码, 补码,最大值 1.01…1 最小值 1.00…0 -1<m≤ -1/2 -1≤m< -1/2 m<0 (原码 原码) 原码 m<0 (补码 补码) 补码
R=8, 1/8 ≤m < 1 或 -1≤m < -1/8 , R=16,1/16 ≤m <1 或 -1≤ m<-1/16 ,
R(Radix):阶码的底 , 又称为尾 阶码的底, 阶码的底 数的基值。 基值R在计算机中一般 数的基值 。 基值 在计算机中一般 为2、8、或者 ,是个常数,在系 、 、或者16,是个常数, 统中是事先隐含约定的, 统中是事先隐含约定的 , 不需要用 代码表示。 代码表示。 符号 阶码 尾 数
NS
.N1 N2………………….Nn
2、定点整数 、 小数点固定在最低有效数字之后,则该 小数点固定在最低有效数字之后 则该 数为整数. 数为整数 NS N1 N2……………………Nn.
3、定点数的表数范围(字长为 、定点数的表数范围 字长为 字长为n+1位) 位 原码
(1 2
小数
n
)≤N≤1 2
如用a 如用 n-1an-2…a1a0表示一个无符号 整数, 整数,则其值为
n 1 i=0
A= ∑ 2 ⋅ ai
2、有符号数 、 数的符号也数值化,一般规定 代 数的符号也数值化,一般规定0代 表正数, 代表负数 代表负数。 表正数,1代表负数。通常这个符号放在 二进制数的最高位,称为符号位。 二进制数的最高位,称为符号位。 符号位
–14。
浮点表示法就是一个数的小数点的 位置不固定,可以浮动。 位置不固定,可以浮动。 对于任一数N可表示成: 对于任一数 可表示成: 可表示成
N=R
E
⋅ M= ± R
±e
⋅m
E(Exponent):浮点数的阶码,定点整 浮点数的阶码, 浮点数的阶码 早期的计算机系统E用补码表示 用补码表示, 数。早期的计算机系统 用补码表示,此 时需设置符号位。现在计算机E多用移码 时需设置符号位。现在计算机 多用移码 表示。 表示。 M(Mantissa):浮点数的尾数,定点小 浮点数的尾数, 浮点数的尾数 尾数的符号表示数的正负, 数,尾数的符号表示数的正负,用补码或 原码表示。 原码表示。
从上面的例子可以看出: 从上面的例子可以看出: • 只要知道模的大小,求负数的补码 只要知道模的大小, 的方法是模加上该负数. 的方法是模加上该负数 例 12+( 3)=9; ; • 减法运算可以转换为加法运算 例 9+(-5)=9 - 5=9+7=4(mod 12) [X]补=M+X。 。
补码定义(包括符号位 包括符号位n+1位) ② 补码定义 包括符号位 位 X 0≤X<1 小数 [X]补= 2+X 1≤X<0 整数 [X]补= X 0≤X<2n 2n+1+X 2n≤X<0
原码的表数范围(假设机器数包括 ② 原码的表数范围 假设机器数包括 符号位n+1位) 位 符号位 小数
0≤ X ≤1 2 (1 2
n n n
)≤X≤1 2
整数
0≤ X ≤2 (2
n n
1
n
1) ≤ X ≤ 2
1
③0的表示 的表示 小数 [+0]原= [- 0]原= 2、补码表示法 、 模和同余的概念。 ① 模和同余的概念。 模 : 一个计量器的容量或一个计量 单位叫做模或模数,记作M。 单位叫做模或模数,记作 。 整数 [+0]原= [- 0]原=
2、表数范围 、 设 l和 n分别表示阶码和尾数的位 和 分别表示阶码和尾数的位 均不包括符号位)基值为 数(均不包括符号位 基值为 ,阶码和 均不包括符号位 基值为2, 尾数均采用原码表示, 尾数均采用原码表示 , 则浮点数的表 数范围是: 数范围是:
0≤ N ≤2
2
2l 1 n
l 2
1
(1 2 )
R=16 -1663(1-2-24)≤N≤1663(1-2-24) ≤ ≤ 精度降低
4、规格化浮点数及其表数范围 、 一个浮点数可以有多种形式, 一个浮点数可以有多种形式,如 20×0.011010 =21×0.001101 =2-1×0.110100 • • • 为使浮点数表示唯一, 为使浮点数表示唯一,提高表数 及运算精度,采用规格化浮点表示。 及运算精度,采用规格化浮点表示。
反码表示中零有两种编码, 反码表示中零有两种编码,表数 范围对称。 范围对称。 4、三种编码的比较 、
5.1.2数的小数点表示 数的小数点表示 一、定点表示法 定点表示约定所有数据小数点 的位置固定不变。 的位置固定不变。 1、定点小数 、 小数点固定在最高有效数字之前, 小数点固定在最高有效数字之前, 符号位之后,则该数为一纯小数 符号位之后,则该数为一纯小数.
2l 1
n
(1 2 ) ≤ N≤ 2
(1 2 )
n
如用32位表示一个浮点数, 如用 位表示一个浮点数,数符 位表示一个浮点数 占一位, 阶码8位 尾数23位 占一位 , 阶码 位 , 尾数 位 , 则此 浮点数的表数范围为: 浮点数的表数范围为:
2
27 1
(1 2
23
)≤N≤2
27 1
(1 2
23
[X]移 00000000 00000001 · · · 01111111 10000000 10000001 · · · 11111111
0 1 127 128 129
255
N=M·RE 1) M=0,N=0; , 2) E≤ 2n时,M≠0,一般以 处理。 ,一般以N=0处理。 处理 机器0:同时具有 的尾数和最小阶码 机器 同时具有0的尾数和最小阶码 同时具有 补码 移码
当R=2时,规格化表示的尾数形式为: 时 规格化表示的尾数形式为: 正数 0.1×× ×(×表示任意) ××…× ×表示任意 ×× 负数(原码 ××…× 负数 原码)1.1×× × 原码 ×× 负数(补码 ××…× 负数 补码)1.0×× × 补码 ×× 规格化操作 规格化浮点数的表数范围: 规格化浮点数的表数范围 R=2,正数 ,最大值 0.11…1 , 最小值 0.10…0 1/2≤m<1 m>0
n
整数
(2
n
1) ≤ N ≤ 2
n
1
补码
小数
1≤ N ≤ 1 2
整数
n
2 ≤N≤2
n
n
1
反码
小数
(1 2
n
)≤N≤1 2
n
整数
(2
n
1) ≤ N ≤ 2
n
1
二、浮点表示法 1、表示形式 、
例如368000000000000可表示成 可表示成 例如 3.68×1014,而 0.0000000000000368可表示 × 而 可表示 成3.68×10 ×
n
1≤ X ≤ 1 2
2 ≤X≤2
n
n
1
3、反码表示法 、 小数 X 0≤X<1 [X]反= 整数 X [X]反= 0≤X<2n 1)+X 2n<X≤0 (2 2 n)+X 1<X≤0