FM24C256_cn

The DATASHEET China Service Center of RAMTRONa b s o r b e d i n f e r r o e l e c t r i c sprofessional technology and attentive service特性256K位的非易失性铁电随机存储器l 结构容量为32768*8位l 100亿次的读写次数l 掉电数据保持10年l 写数据无延时快速两线串行协议l 总线速度可以达到1MHZl 兼容100KHZ或400KHZ时钟速度低功耗操作l 工作电压：5Vl 动态工作电流：200uA（100KMZ）l 静态工作电流：100uA工业标准l 工业温度　－４０°Ｃ　ｔｏ　＋８５°Ｃ　l ８脚ＥＩＡＪ　ＳＯＰ封装描述FM24C256是用先进的铁电技术制造的256K位的非易失性存储器。

铁电随机存储器（FRAM）具有非易失性，并且可以象RAM一样快速读写，数据在掉电后可以保存10年，相对于EEPROM或其他非易失性存储器，FRAM具有系统可靠性更高，结构更简单等诸多优点。

FM24C256以总线速度进行写操作，无须延时。

在进行写操作时，下一个总线周期可以立刻开始而无须进行数据轮循。

另外，FM24C256具有比EEPROM高得多的读写操作次数，可以承受超过100亿次的读写操作，同时由于无需内部电压提升电路， FM24C256具有非常低的写操作功耗。

以上的这些特性使得FM24C256对于某些非易失性应用场合非常理想，在这些场合，系统操作频率及读写速度要求非常高。

举例来说，数据采集应用中，系统对写周期的要求很高，EEPROM较长的写入周期可能会导致数据丢失，FM24C256的这些综合特性使系统具有更快的操作频率和更少的系统开销。

FM24C256使用工业标准两线接口，8脚SOP封装，操作温度范围为：－４０℃至＋８５℃。

引脚定义管脚描述管脚名称类型描述A0-A2 IN 地址2-0：这些管脚用于对二线制总线上的最多八个相同器件进行编址，为了选中相应的器件，三个管脚所对应的地址值必须与包含在器件地址值中的相应位一致。

三个地址管脚在器件内部已接下拉电阻。

WP IN 写保护：当WP为高电平时，整个内存被写保护，当WP为低电平时，写保护失效，所有地址空间都可以进行写操作。

这个管脚已经被内部下拉。

SDA I/O 串行地址\数据管脚：这个双向引脚用来传送地址和输入输出数据。

这是一个开漏输出，以便与其它器件通过”线或”并接在双线总线上。

输入缓冲区集成施密特触发器用以提高抗干扰性能，输出驱动器具有下降沿斜率控制。

此端口必须外加上拉电阻。

SCL IN 串行时钟：两线制总线的串行时钟输入。

数据在时钟的下降沿移出器件，在时钟的上升沿移入器件，时钟端口同样具有施密特触发器用以提高抗干扰性能。

VDD Supply 电源电压:5VVSS Supply 电源地总体概述FM24C256是一种串行非易失存储器，它的结构容量为32768*8位，接口方式为工业标准的两线制接口，与串行EEPROM的功能操作相似，不同之处在于，FM24C256具有非常出色的写操作性能。

内存结构FM24C256内部地址可分为32768个字单元，每个字单元为8位，数据位被串行移出。

它使用两线制协议，包括一个从机地址（区别其他存储器件），一个扩展的16位地址，只有低15位被译码器用来译码寻址，最高位必须设置为0，用以兼容未来更高密度的芯片。

.FM24C256可以以二线制总线的速度进行读写，与EEPROM不同，FM24C256不必对器件进行轮循以等待一个就绪状态，因为器件是以总线速度进行写操作，一个新的总线转输将数据移入器件的同时，一个写操作已经完成，更为详尽的描述将在下面的接口界面章节进行描述。

相对于EEPROM，用户可以从FM24C256的快速的写入速度以及极高的擦写次数方面得到很多益处。

另外还有其它的一此好处，比如在一个高噪声环境下，由于FM24C256的写入速度极快，它受干扰的可能性就很小。

与FM24C256比较，EEPROM需要几个毫秒完成一个写操作，那么它受干扰的可能性也就大得多。

需要指出的是，FM24C256没有内部电源管理电路而仅有一个简单的上电复位电路，因此，用户应保证电源电压（VDD）在数据表规定的误差范围内，防止器件出现误操作。

两线接口FM24C256使用二线制串行总线及其传输规约进行双向传输，这种方式占用脚位少，占用线路板空间小。

图2描述了FM24C256在微处理器系统中的典型配置。

两线制总线协议对于大多数用户来说都比较熟悉，但我们依然在本章节中进行描述。

按照惯例，一般把数据传送到总线上器件定义为发送器，接受数据的器件为接受器，控制总线的称为主机。

主机为所有操作产生时钟，所有在总线上被控制的称为从机。

FM24C256永远都是从机。

二线制协议即是总线上的所有的操作都是由SDA和SCL两个脚位的状态来确定的，共有四个状态：开始，停止，数据以及应答，图3描述了四个状态的时序图。

详细时序在电气特性章节描述。

停止当主机把SDA从低电平拉为高电平，同时SCL信号为高电平时认为是停止信号，FM24C256所进行的所有操作都必须以此信号结束，如果一个操作还未完成而此时出现了一个停止信号，那么这个操作将被中止。

为了发布停止信号，主机必须控制SDA总线。

开始当主机把SDA从高电平拉为低电平，同时SCL信号为高电平时被认为是开始信号，所有的读写操作均由开始信号开始。

任何时候发布一个开始信号，一个进行中的操作都会被中止。

使用开始信号中止一个操作的同时，FM24C256也会处于开始一个新操作的就绪状态。

在操作过程中，如果电压降低到规定电压的最低值以下时，FM24C256执行另外一个的操作之前，会认为出现了一个开始信号。

数据/地址传送所有数据传送（包括地址）都发生在SCL为高电平的时候，除了以上两种情况外，SDA信号在SCL 为高电平时不能改变。

应答在任何传送中，应答信号出现在第8位数据位被传送之后，在这个状态下，发送方应该释放SDA 信号以便由接收方驱动。

接受方驱动SDA为低电平，以应答收到一个字节数据。

如果接收方没有发出应答信号，那么这是一个无应答状态，操作将被中止。

有两个明显的理由使得接收方没有发出应答信号，第一是数据传送失败，在这种状态下，无应答会中止当前操作以便器件被重新寻址，这允许在发生通讯错误时恢复最后一个传送字节。

第二种情况也是最常见的情况，接收方有意不做应答以便结束操作。

举例说，在读操作中，只要接收方发出应答信号（以及时钟信号），FM24C256会继续把数据发送到总线上，当读操作结束时，接收方不应答最后传送的字节。

如果接收方应答最后传送的字节，那么FM24C256在下一个时钟来临时会试图继续驱动总线，而此时主机正在发送一个新的命令，比如停止信号。

从机地址在开始信号后，FM24C256接收的第一个字节是从机地址，如图4描述，从机地址包含从机ID（器件类型），芯片选择地址，还有一位是读写控制位。

位7-4是IIC 总线特征代码，FM24C256必须被设置为1010B。

这些位使得具有相同地址的其它功能器件都可以挂在两线制总线上。

位3-1是芯片选择，他们必须和外部地址脚信号相对应。

共有八个 FM24C256可以被挂在两线制总线上。

位0（LSB）为读写控制位，0表示写操作，1表示读操作。

地址概述在FM24C256（接收方）应答器件地址后，主机将把字地址送到总线上进行一个写操作。

地址需要两个字节，第一个是高位地址字节（MSB），因为记忆体只使用了15位地址，最高位没有使用，第2个是低位地址字节（LSB），地址被内部锁存。

每次内存存取后，FM24C256内部地址锁存计数器自动递增。

当前的地址是锁在地址锁存器中的地址，它或者是最近一次的写操作的地址值，或者是最近一次内存存取的地址值。

如果芯片没掉电或者没有新的数据需要写入，那么当前地址将始终保持不变。

如果需要一次随机内存读写，必须先写入内存地址，这一点将在下面详细描述。

当传送完每个数据字节后，在应答之前，FM24C256内部地址锁存计数器递增。

这就使得在没有额外的地址传送的情况下，可以存取下一个连续字节，当地址锁存器到达最后地址（7FFFH）时，地址锁存器的内容将归零（0000H）。

在一个读写操作中没有存取字节数的限制。

数据传送当地址信息被发送后，主机和FM24C256之间的数据传送就会开始，对于读操作，FM24C256将把8位数据放到总线上，然后等待主机的应答，如果主机应答，FM24C256将开始传送下一个连续字节。

如果主机没有应答，FM24C256将结束当前的读操作。

对于写操作，FM24C256接收主机发送的8位数据后，给出应答。

所有数据都以高位在前方式传送。

内存操作FM24C256被设计成与其它的二线制接口存储产品相似的操作方式。

最主要的不同是FRAM 具有的出色的写性能。

这些技术的进步使得在一个写操作过程中，FRAM与一个相似配置的EEPROM在操作上产生一些不同。

详细的读写操作描述如下。

写操作所有写操作都是从传送器件地址和内存地址开始的。

主机通过设置从机地址的最低有效位为0，来表示一个写操作。

寻址后，主机传送数据的每个字节到存储器，存储器收到后发送应答。

任意数量的顺序字节可以被写入存储器。

如果内存地址到达顶端，地址计数器将从7FFFH翻转到0000H。

与其它的非易失性存储器技术不同，FRAM在本质上没有写延时。

既然读写内存的周期都是相同的，用户无须任何总线延时。

整个存取周期有时比一个总线周期还短，这样，在一个写操作后，可以进行任何操作，包括写操作或者读操作。

”应答轮循”是EEPROM 写操作过程中用到的一个方法，它用来查询一个写操作是否已经完成，对于FRAM来说，这是不需要的，如果去查询，那么将总是返回一个就绪状态。

在芯片内部，当数据的第8位被传送后，写操作开始，写操作在应答信号送出之前完成。

这样，如果用户需要中止一个写操作而又不变更内存内容，那么应该在数据的第8位被发送之前，发送开始信号或停止信号。

FM24C256无需使用页缓冲。

WP引脚用来对内存阵列进行写保护，WP引脚拉高后，对所有内存地址写保护。

当WP引脚有效时，FM24C256不会应答试图写入内存的数据，另外，地址计数器也不会递增。

WP拉低后，写保护特性不起作用。

WP引脚被内部拉低，从发出开始信号到寻址完成，WP 引脚必须保持稳定。

图5和6描述的是单字节和多字节的写入操作。

读操作有两种基本类型的读操作：当前地址读操作和可选地址读操作。

对当前地址进行读操作时，FM24C256使用内部地址锁存器的内容提供操作地址。

对可选地址进行读操作时，用户执行相应操作，设置地址锁存器的值为指定值。