数字逻辑模拟试卷

合集下载

詹瑾瑜数字逻辑练习题

詹瑾瑜数字逻辑练习题

詹瑾瑜数字逻辑练习题一、基本逻辑门(1) 与门(2) 或门(3) 非门(4) 异或门(1) A·A(2) A + A(3) A·A' + A·B(4) (A + B)'·(A + B)二、组合逻辑电路A |B | Y0 | 0 | 10 | 1 | 01 | 0 | 01 | 1 | 1(1) Y = A·B + C(2) Y = (A + B)'·C(1) Y = A·B + A·B' + A'·B(2) Y = (A + B)' + (A' + B')三、时序逻辑电路(1) SR触发器(2) D触发器(3) JK触发器当前状态 | 输入X | 下一个状态A | 0 | BA | 1 | CB | 0 | AB | 1 | DC | 0 | AC | 1 | BD | 0 | CD | 1 | D四、数字电路设计1. 设计一个38线译码器,并给出其真值表。

2. 设计一个4位二进制加法器,并说明其工作原理。

3. 设计一个序列检测器,检测序列为“1101”。

五、数字电路分析(1) 电路由两个与门、一个或门和一个非门组成,输入为A、B、C,输出为Y。

(2) 电路由一个42线优先编码器和一个24线译码器组成,输入为I0、I1、I2、I3,输出为Y0、Y1、Y2、Y3。

2. 给出一个数字时钟的原理框图,并简要说明其工作原理。

(1) 同步序列发生器(2) 异步序列发生器六、数字电路应用(1) 计算机处理器(2) 通信系统(3) 家用电器2. 举例说明数字电路在生活中的一个实际应用,并简述其工作原理。

七、数字电路故障诊断1. 列出数字电路常见的故障类型及其原因。

2. 描述如何使用逻辑笔进行数字电路的故障检测。

(1) 一个4位二进制加法器的输出始终为零。

(2) 一个38线译码器的某个输出始终为高电平。

数字逻辑模拟试卷三

数字逻辑模拟试卷三

模拟试卷三一、是非题 ( 对打“√”,错打“×”。

每题 2 分,共10 分) ( )1. 逻辑函数表达式的化简结果是唯一的。

( )2. 多位数加法器可利用半加器通过位数扩展得到。

( )3. 下图电路中,图(a )和图(b )的逻辑功能相同。

( )4. 将二个或二个以上的普通 TTL 与非门的输出端直接相连,可实现线与。

( )5. 集成与非门的扇出系数反映了该与非门带同类负载的能力。

二、填空题 ( 每空 1 分,共 20 分)1. 组合逻辑电路的输出状态 取决于同一时刻输入信号的状态,而与电路原来的状态 。

2. 函数 11111Y =⊕⊕⊕⊕ = 。

3. 使函数 (,,)Y A B C AB AC =+ 取值为1的最小项有 个。

4.,在 C = 0,D = 1 时,输出为 Y = 。

5. 构成一异步 2n 进制加法计数器需要 个触发器,一般将每个触发器接成型触发器。

如果触发器是上升沿触发翻转的,则将最低触发器 CP 端Y 1 Y 2与相连,高位触发器的CP 端与相连。

6. ( ____ ) 10 = ( 111110 ) 2 = ( ____ ) 16 = ( ____ ) 8 = ( ______ ) 8421BCD码。

7. 同步时序逻辑电路中所有触发器的时钟端应。

8. 三态门具有3种输出状态,它们分别是、、。

9. OC 门的输出端必须外接上拉。

10. TTL 门的输入端悬空时相当于输入逻辑;CMOS 门的多余输入端悬空。

三、单项选择题(每小题2分,共10分)()1. 能使下图输出Y = 1 时的A,B 取值有(A) 1 种;(B) 2 种;(C) 3 种;(D) 4 种。

()2. 为实现图示的触发器逻辑功能转换,虚线框中应为(A)与门;(B)非门;(C)或门;(D)异或门。

()3. 已知某二变量输入逻辑门的输入A、B及输出Y的波形如下,试判断为何种逻辑门的功能。

(A)与非门;(B)或非门;(C)与门;(D)异或门。

数字逻辑模拟试卷附答案

数字逻辑模拟试卷附答案

XX 大 学 试 题课程名称 数字逻辑电路设计 开课学院使用班级 考试日期苏 大 学 试题 第3 页苏大 学 试题第4 页四、根据下图波形写出其逻辑关系表达式Z=F(A,B,C) (10分)A B C Z五、分析题:某同步时序逻辑电路如图所示。

(12分)(1) 写出该电路激励函数和输出函数; (2) 画出输出矩阵和激励矩阵; (3) 画出状态表和状态图;(4)设各触发器的初态均为0,试画出下图中Q1、Q2和Z 的输出波形。

数字逻辑模拟试卷2答案一、填空题(每空1分,计20分) 1、(45)6=(35)8=(11101)2=(00101001)84212、若X= 138/512,则[X]反=(0.01000101),[-X]补=(1.10111011)。

3、若[X]补=101100,则X=(-100100),[X/2]补=(110110)。

4、若X=10100110,[X]Gray 码=(11110101)。

5、用n 位补码(含一位符号位)表示定点整数,其表示的数值范围是(-2n-1~2n-1-1)6、VHDL 程序一般由(实体)和结构体两部分组成,其中结构体的基本描述方法有(数据流描述法)、行为描述法和结构描述法。

7、信息码1010对应的奇校验汉明码的长度是(7位)。

8、函数F= A+BC 的反函数是()(C B A )。

9、集成芯片的集成度是以(等效门电路的数量)来衡量的。

10、三态门的三种输出状态是高电平、低电平和(高阻状态)。

11、正负逻辑的约定中,正逻辑是指(高电平表示1;低电平表示0)。

12、触发器的触发方式有直接电平触发、电平触发和(脉冲触发)、(边沿触发)几种。

13、对组合逻辑电路而言,PLD 的理论依据是(任何组合逻辑函数都可以用与-或式表示)。

14、ISP 指的是(在系统可编程技术)二、选择题(每题有一个或多个正确答案,每题1分计10分)1、A2、D3、B ,C4、A ,D5、A ,B ,D6、A ,B ,C7、A ,B ,C8、B9、B ,D 10、C 三、按要求化简下列函数(14分)1.用代数法求函数 F = A B + A B C + B C 的最简“与-或”表达式。

数字逻辑试题及答案

数字逻辑试题及答案

数字逻辑试题及答案# 数字逻辑试题及答案一、选择题(每题2分,共20分)1. 在数字逻辑中,逻辑“与”操作的特点是:- A. 只要有一个输入为0,输出就为0- B. 所有输入为1时,输出才为1- C. 至少有一个输入为1,输出就为1- D. 所有选项都不正确答案:A2. 下列哪个不是组合逻辑电路的特点?- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案:B3. 触发器的主要用途是:- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案:A4. 以下哪个不是数字逻辑中的布尔代数基本运算?- A. 与(AND)- B. 或(OR)- C. 非(NOT)- D. 加(ADD)答案:D5. 一个4位二进制计数器在计数到15后,下一个状态是:- A. 0- B. 1- C. 16- D. 不确定答案:A...(此处省略其他选择题,以保持总字数约1000字)二、简答题(每题10分,共30分)1. 解释什么是“异或”(XOR)逻辑门,并给出其真值表。

答案:“异或”(XOR)逻辑门是一种二输入逻辑门,其输出仅当输入不相等时为1。

如果两个输入相同,输出为0。

其真值表如下:```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路,与异步时序逻辑电路有何不同?答案:同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制,状态转换是同步进行的。

而异步时序逻辑电路中,触发器的状态转换不是由统一的时钟信号控制,可能存在不同的延迟,导致状态转换可能不同步。

3. 描述一个简单的数字逻辑电路设计,实现2位二进制加法器的功能。

答案:一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。

每个全加器接收两个输入位和一个进位输入,产生一个和位和一个进位输出。

数字逻辑试题及答案

数字逻辑试题及答案

数字逻辑试题及答案一、单项选择题(每题2分,共10分)1. 以下哪个是数字逻辑中的逻辑运算?A. 加法B. 减法C. 与运算D. 乘法答案:C2. 在数字逻辑中,一个逻辑门的输出是:A. 0B. 1C. 0或1D. 任意数字答案:C3. 以下哪个是组合逻辑电路的特点?A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案:B4. 触发器的主要用途是:A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案:B5. 一个4位二进制计数器可以计数到:A. 8B. 16C. 32D. 64答案:B二、多项选择题(每题3分,共15分)1. 下列哪些是数字逻辑中常用的逻辑门?A. 与门B. 或门C. 非门D. 异或门E. 与非门答案:ABCDE2. 在数字逻辑中,以下哪些可以作为信号的表示?A. 电压B. 电流C. 电阻D. 电容E. 电感答案:AB3. 以下哪些是数字电路的基本组成元素?A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案:ABD4. 在数字逻辑中,以下哪些是常见的电路类型?A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案:ABD5. 以下哪些是数字电路设计时需要考虑的因素?A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案:ABCDE三、填空题(每题2分,共10分)1. 在数字逻辑中,一个逻辑门的输出状态取决于其_________。

答案:输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。

答案:上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。

答案:0000到11114. 一个逻辑电路的输出是其输入的_________。

答案:逻辑函数5. 在数字逻辑中,使用_________可以表示一个逻辑函数的真值表。

答案:卡诺图四、简答题(每题5分,共15分)1. 描述一个典型的组合逻辑电路的工作原理。

数字逻辑试题及答案

数字逻辑试题及答案

数字逻辑试题及答案一、选择题(每题2分,共20分)1. 以下哪个是数字逻辑电路中的基本逻辑运算?A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门,当所有输入都为高电平时,输出为:A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时,其状态变化为:A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中,以下哪个不是布尔代数的基本定理?A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后,下一个状态是:A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法?A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中,当输入相同,输出为:A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中,同步计数器与异步计数器的主要区别在于:A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件?A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中,如果需要实现一个2输入的或门,至少需要几个与门?A. 1B. 2C. 3D. 4答案:1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题(每空2分,共20分)1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。

2. 一个2输入的与门,当输入都为高电平时,输出为______。

3. 布尔代数的基本定理包括______、结合律、分配律等。

4. 一个D触发器的Q端在时钟信号上升沿触发时,Q端状态与______相同。

5. 4位二进制计数器的计数范围是从______到1111。

6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案一、填空:(每空1分,共20分)1、(20.57)8 =( 10.BC )162、(63.25) 10= ( 111111.01 )23、(FF )16= ( 255 )104、[X]原=1.1101,真值X= -0.1101,[X]补 = 1.0011。

5、[X]反=0.1111,[X]补= 0.1111。

6、-9/16的补码为1.0111,反码为1.0110 。

7、已知葛莱码1000,其二进制码为1111,已知十进制数为92,余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。

9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。

10、1⊕⊕=B A F ,其最小项之和形式为_ 。

AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。

12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。

二、简答题(20分)1、列出设计同步时序逻辑电路的步骤。

(5分)答:(1)、由实际问题列状态图(2)、状态化简、编码(3)、状态转换真值表、驱动表求驱动方程、输出方程(4)、画逻辑图(5)、检查自起动2、化简)(B A B A ABC B A F +++=(5分)答:0=F3、分析以下电路,其中RCO 为进位输出。

(5分)答:7进制计数器。

4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。

(5分)5分 注:答案之一。

三、分析题(30分)1、分析以下电路,说明电路功能。

(10分)解: ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路,其中X 为控制端,说明电路功能。

数字逻辑模拟卷 含答案

数字逻辑模拟卷  含答案

《数字逻辑》模拟试卷一、单项选择1、PROM 和PA L 的结构是( A )。

A .PROM 的与阵列固定B . PROM 或阵列不可编程C .PAL 与阵列全译码D . PAL 的与阵列可编程,ROM 或阵列不可编程2、设图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是( C )。

3、下列各函数等式中无冒险现象的函数式有( D )。

A .B A AC C B F ++= B .B A BC C A F ++= C .B A B A BC C A F +++=D .C A B A BC B A AC C B F +++++=E .B A B A AC C BF +++= 4、二进制码10101010所对应的格雷码为( D )。

A .10111100B . 11111001C .00110101D .111111115、凡在数值上或时间上不连续变化的信号,例如只有高低电平的矩形波脉冲信号,称为( C )。

A .直流信号B .模拟信号C .数字信号D .交流信号6、半导体存储器( B )的内容在掉电后会丢失。

A .MROMB .RAMC .EPROMD .E 2 PROM7、边沿式D 触发器是一种( C )稳态电路。

A .无B .单C .双D .多8、某移位寄存器的时钟脉冲频率为100KH Z ,欲将存放在该寄存器中的数左移8位,完成该操作需要( B )时间。

A .10μSB .80μSC .100μSD .800ms二、填空题1、8-3线优先编码器,输入、输出均为低电平有效。

若输入01234567I I I I I I I I 为11010010,且7I 的优先级别最高、0I 的优先级别最低,则输出012Y Y Y 为___010__。

2、=D 35.625)(()H A .23码)(8421BCD 0101 0010 0101.0110 0011 =3、已知N 的补码是1,01101011,则N 的原码是 1,10010101 ,N 的反码是 1,01101010 ,N 的真值是 -10010101 (或-149) 。

数字逻辑期末模拟试卷

数字逻辑期末模拟试卷
1
0 0 1 0
0
1 0 1 0
1
0 0 1 1
0
1 0 1 1
1
0 1 0 0
0
1 1 0 0
1
0 1 0 1
0
1 1 0 1
1
0 1 1 0
0
1 1 1 0
1
0 1 1 1
0
1 1 1 1
1
(3)表达式:
(4)电路图:
六、解:
这是字扩展,电路连线如下。
七、解:
驱动方程状态方程
输出方程Y=Q2•Q3
9、GALPALEPLD
10、高租态三、选Fra bibliotek题(20分,每小题2分)
1
2
3
4
5
6
7
8
9
10
A
A
C
A
C
C
B
D
D
C
四、(12分)将下列函数化简为最简与或式
1.
2.
3.
4.
五、解:
(1) 设通过为1,没有通过为0,列真值表:
A B C D
Y
A B C D
Y
0 0 0 0
0
1 0 0 0
0
0 0 0 1
0
1 0 0 1
状态转换图如下,该时序逻辑电路能自启动,是一个七进制计数器
八、解:
1状态表:
0 0 0
×××
0 0 1
011
0 1 0
110
0 1 1
100
1 0 0
101
1 0 1
001
1 1 0
100
1 1 1
×××

数字逻辑考试试题

数字逻辑考试试题

数字逻辑考试试题
一、选择题
1. 下列哪个不是二进制数?
A. 101010
B. 110011
C. 201020
D. 111000
2. 用16位二进制表示的最大正整数是多少?
A. 65535
B. 65536
C. 32767
D. 32768
3. 下列哪种逻辑门的输出为真?
A. 与门
B. 或门
C. 非门
D. 与非门
4. 在逻辑电路中,“0”代表什么?
A. 真
B. 假
C. 无效
D. 逻辑错误
5. 一个8位二进制加法器可以处理的最大数是多少?
A. 255
B. 256
C. 127
D. 128
二、填空题
6. 16进制数F转换为二进制数是_________。

7. 在8位二进制码中,一个字节有__________位。

8. 若逻辑电路输出为真,则输入必须为_________。

9. 2的4次幂是_________。

10. 在二进制逻辑中,1与1的与操作结果是_________。

三、简答题
11. 请解释什么是二进制数,并简要说明其在数字逻辑中的应用。

12. 什么是逻辑门?请列举几种常见的逻辑门,并说明其功能。

13. 请解释什么是布尔代数,并说明其在数字逻辑中的重要性。

14. 请用逻辑符号表示以下表达式:
若A为真,则B为真的命题。

15. 请简要说明什么是半加器,并说明其作用和结构。

结束语:以上为数字逻辑考试试题,希望大家认真作答,加深对数字逻辑原理的理解和掌握。

祝大家考试顺利!。

数字逻辑试卷及答案

数字逻辑试卷及答案

《数字电路与逻辑设计》模拟试卷1试题卷注意:1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。

请监考老师负责监督。

2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。

3.本试卷满分100分,答题时间为90分钟。

4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。

一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中,最大的数是 。

[A] (AF)16 [B] (001010000010)8421BCD[C] (10100000)2 [D] (198)104. 对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为 。

5. 以下各电路中, 可以产生脉冲定时。

[A] 多谐振荡器 [B] 单稳态触发器[A] 2 [B] 8 [C] 16 [[A] OC 门 [B] PMOS [C] NMOS [D] CMOS [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X[C] 施密特触发器 [D] 石英晶体多谐振荡器7. 同步时序电路和异步时序电路比较,其差异在于后者 。

[A] 没有触发器 [B] 没有统一的时钟脉冲控制[C] 没有稳定状态 [D] 输出只与内部状态有关9. 当用异步I/O 输出结构的PAL 设计逻辑电路时,它们相当于 。

[A] 组合逻辑电路 [B] 时序逻辑电路[C] 存储器 [D] 数模转换器二、多项选择题(本大题共5小题,每小题3分,共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

多选、少选、错选均无分。

11.逻辑变量的取值1和0可以表示:。

[A]开关的闭合、断开; [B]电位的高、低;[C]真与假; [D]电流的有、无;[A]全部输入是0; [B]全部输入是1;[C]任一输入为0,其他输入为1; [D]任一输入为1;[A] 变量译码器 [B] 加法器 [C] 数码寄存器 [D] 数据选择器 [A] 触发器 [B] 晶体管 [C] MOS 管 [D] 电容 [A] 2 [B] 4 [C] 8 [D] 32[A]用电压表测量指针不动;[B]相当于悬空;[C]电压不高不低;[D]测量电阻指针不动;[A]0;[B]1;[C]Q;[D] ;[A]边沿D触发器;[B]主从RS触发器;[C]同步RS触发器;[D]主从JK触发器;三、判断题(本大题共10小题,每小题2分,共20分),正确的填T,错误的填F,请将答案填在答题卷相应题号处。

数字逻辑模拟试题

数字逻辑模拟试题

数字逻辑模拟试题一.单项选择题1.表示任意两位无符号十进制数至少需要( )二进制数。

A .6B .7C .8D .92.余3码10001000对应的2421码为( )。

A .01010101 B.10000101 C.10111011 D. 111010113.下列四个数中与十进制数(72)10相等的是( )A .(01101000)2 B.(01001000)2C.(01110010)2D.(01001010)24.某集成电路芯片,查手册知其最大输出低电平UOLmax=0.5V ,最大输入低电平UILmax=0.8V ,最小输出高电平UOHmin=2.7V ,最小输入高电平UIHmin=2.0V ,则其高电平噪声容限UNH=( )A .0.3V B.0.6V C.0.7V D.1.2V5.标准或-与式是由( )构成的逻辑表达式。

A .与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6.根据反演规则,的反函数为( )。

A. B.C. D.7、对于TTL 或非门多余输入端的处理,不可以( )。

A 、接电源B 、通过0.5k Ω电阻接地C 、接地D 、与有用输入端并联8.下列四种类型的逻辑门中,可以用( )实现三种基本逻辑运算。

A. 与门B. 或门C. 非门D. 与非门9. 将D 触发器改造成T 触发器,图1所示电路中的虚线框内应是( )。

A. 或非门B. 与非门C. 异或门D. 同或门10.以下电路中可以实现线与功能的有( )。

A.与非门B.三态输出门C.传输门D.漏极开路门11.要使JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为( )。

A .JK=00 B. JK=01 C. JK=10 D. JK=1112.设计一个四位二进制码的奇偶校验器,需要( )个异或门。

()()E DE C C A F ++⋅+=E )]E D (C C [A F ⋅++=E )E D (C C A F ⋅++=E )E D C C A (F ⋅++=E )(D A F ⋅++=E C CA .2 B. 3 C. 4 D. 513.相邻两组编码只有一位不同的编码是( )A .2421BCD 码 B.8421BCD 码 C.余3码 D.循环码14.下列电路中,不属于时序逻辑电路的是( )A .计数器 B.全加器 C.寄存器 D.RAM15.一个4位移位寄存器,现态为0111,经右移1位后其次态为( )A .0011或1011 B.1101或1110C.1011或1110D.0011或111116.为了将正弦信号转换成与之频率相同的脉冲信号,可采用( )A .多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器17.一个6位地址码、8位输出的ROM ,其存储矩阵的容量为( )bit.A .64×8 B.48 C.256 D.818.某8位DAC ,当输入全为1时,输出电压为5.10V ,当输入D=(10000000)2时,输出电压为( )A .5.10V B.2.56V C.1.28V D.都不是19.PROM 是一种__________可编程逻辑器件。

数字逻辑模拟卷__含答案 2

数字逻辑模拟卷__含答案 2

《数字逻辑》模拟试卷一、单项选择1、PROM 和PA L 的结构是( A )。

A .PROM 的与阵列固定B . PROM 或阵列不可编程C .PAL 与阵列全译码D . PAL 的与阵列可编程,ROM 或阵列不可编程2、设图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是( C )。

3、下列各函数等式中无冒险现象的函数式有( D )。

A .B A AC C B F ++= B .B A BC C A F ++= C .B A B A BC C A F +++=D .C A B A BC B A AC C B F +++++=E .B A B A AC C BF +++= 4、二进制码10101010所对应的格雷码为( D )。

A .10111100B . 11111001C .00110101D .111111115、凡在数值上或时间上不连续变化的信号,例如只有高低电平的矩形波脉冲信号,称为( C )。

A .直流信号B .模拟信号C .数字信号D .交流信号6、半导体存储器( B )的内容在掉电后会丢失。

A .MROMB .RAMC .EPROMD .E 2 PROM7、边沿式D 触发器是一种( C )稳态电路。

A .无B .单C .双D .多8、某移位寄存器的时钟脉冲频率为100KH Z ,欲将存放在该寄存器中的数左移8位,完成该操作需要( B )时间。

A .10μSB .80μSC .100μSD .800ms二、填空题1、8-3线优先编码器,输入、输出均为低电平有效。

若输入01234567I I I I I I I I 为11010010,且7I 的优先级别最高、0I 的优先级别最低,则输出012Y Y Y 为___010__。

2、=D 35.625)(()H A .23码)(8421BCD 0101 0010 0101.0110 0011 =3、已知N 的补码是1,01101011,则N 的原码是 1,10010101 ,N 的反码是 1,01101010 ,N 的真值是 -10010101 (或-149) 。

数字逻辑模拟试卷(湖南大学版)

数字逻辑模拟试卷(湖南大学版)

4、如果竞争的结果导致电路最终进入同一稳定总态,则称为临界竞争。

( )5、门电路的扇出是表示输出电压与输入电压之间的关系。

( )三、简答题(每题5分,共10分)1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统,并简述为什么会有这种转变。

2、采用CMOS 晶体管实现的“与非门”和“或非门”,哪个速度快?为什么?四、应用题(共70分)1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010,问在最多一位错的情况下发送端发送的码字是什么?(5分)2、用卡诺图化简下列函数:(5分) ()()15,14,13,2,1,012,11,10,5,4,3,,,d F ZY X W +=∑3、旅客列车分为特快A ,直快B 和慢车C ,它们的优先顺序为:特快、直快、慢车。

同一时间内,只能有一趟列车从车站开出,即只能给出一个开车信号,试设计满足上述要求的开车信号控制电路。

(10分)(1)列出真值表(5分)(2) 写出最简的输出逻辑表达式(5分)4、运用一个MSI 器件实现余3码向8421BCD 码的转换。

(10分)5、运用“圈到圈”逻辑设计思想,采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路(假定采用奇检验)。

(10分)1)作出状态/输出表(5分)。

2)说明它是Mealy 机还是Moore 机(2分)3)说明这个电路能对何种输入序列进行检测。

(3分)7、作“0101”序列检测器的Mealy 型状态表和Moore 型状态表。

凡收到输入序列为“0101”时,输出为1;并规定检测的“0101”序列不重叠。

典型输入输出序列如下:(10分) 输入X :1 1 0 1 0 1 0 1 0 0 1 1 输出Z :0 0 0 0 0 1 0 0 0 0 0 0 看下面的例子就清楚了:某序列检测器有一个输入端x 和一个输出端Z 。

输入端 x 输入一串随机的二进制代码,当输入序列中出现011时,输出Z 产生一个1输出,平时Z 输出0 。

数字逻辑与数字系统模拟试题2

数字逻辑与数字系统模拟试题2

数字逻辑与数字系统模拟试题2一、填空题(每空一分)1、位置计数法三个要素是、和。

2、数字信号的特点是在上和上都是断续变化的,其高电平和低电平常用和来表示。

3、( 35.4)8 =()2 =( )10=( )164、单稳态触发器特点之一是:有一个和一个。

5、描述脉冲波形的主要参数有、、、、、、。

6、TTL OC门(集电极开路门)的输出端可以直接相连,实现。

二、判断题(正确打√,错误的打×;每题2分)1、十进制数具有两个特点:计数基数为10,逢“十”进位。

2、与逻辑关系是指只有当决定一件事情的全部条件具备之后,结果才能发生。

3、实现两个二进制数相加的电路称为半加。

4、单稳态触发器一般用于定时、整形和产生方波。

5、将模拟量转换为数字量的过程称为数/模转换。

三、选择题(在给定的四个答案中选择一个正确答案,每题2分)1、在何种输入情况下,“与非”运算的结果是逻辑0。

A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是12、以下电路中常用于总线应用的有 A 。

A.三态门B.O C门C.漏极开路门D.C M O S与非门3、N个触发器可以构成二进制寄存器的位数为。

A.N-1位B.N位C.N+1位D.2N位4、多谐振荡器可产生。

A.正弦波B.矩形脉冲C.三角波D.锯齿波5、石英晶体多谐振荡器的突出优点是。

A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭6、以下各电路中,可以产生延时的电路是。

A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器7、若在编码器中有50个编码对象,则要求输出二进制代码位数至少应为 位。

A.5 B.6 C.10 D.508、一个16选一的数据选择器,其地址输入端有 个。

A.1B.2C.4D.169、一个16选一的数据选择器,其数据输入端有 个。

A.1B.2C.4D.1610、用RAM2114(1024×4位)构成4096×8位RAM ,需A 、4片;B 、8片;C 、24片;D 、12片四、按要求解答下列问题(每题10分)1、试用公式化简法化简逻辑函数为最简与或表达式。

数字逻辑与逻辑设计模拟卷及答案

数字逻辑与逻辑设计模拟卷及答案

《数字电路与逻辑设计》模拟卷(考试时间 120分钟)姓名 学号 班级一.填空题(每空2分,共20分)1.(A2.C)16=( )102.(110001000001)2421码=( )103.已知[X]反=1.1010,那么[X]真值=( )。

4.)13,11,10,5,1()15,14,9,8,6,2,0(),,,(d D C B A F ∑∑+=,其最简与或式=F ( )。

5.分析右图所示电路的逻辑关系, 写出相应的逻辑表达式F为()。

6.设计一个158进制的计数器,最少需要( )个触发器。

7.当用D 触发器实现T ’触发器功能时,则D 端应接( )端。

8.模为2n 的扭环形计数器,其无用状态数为( )。

A B CD E FF9.如下图所示逻辑部件,其中各方框中采用模N 的计数器作N 次分频器,则Z 输出的频率是( )。

10.时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器,已知CP 及输入X 的波形如下图所示,则X 的取值(从左向右)是( )。

二.单项选择题(每小题1分,共10分)1.与二进制0101等值的余3码是( )。

(1)1010 (2)1000 (3)0001 (4)0011 2.二进制数011001的典型格雷码是( )。

(1)011011 (2)101101 (3)010111 (4)010101 3.表达式F=AB 可用来表示( )。

(1)A<B (2)A>B (3)A>B (4)A<B4.如将TTL “与非”门仅作为“非”门使用,则多余输入端应做( )处理。

(1)全部挂高 (2)其中一个接地 (3)全部接地 (4)部分接地 5.标准与或式是由( )构成的逻辑表达式。

(1)与项相或 (2)最小项相或 (3)最大项相与 (4)或项相与 6. 如图所示由两个”与非”门构成的基本触发器,欲使该触发器保持现态,则该触发器输入信号应为( )。

(1)S=R=0 (2)S=R=1 (3)S=1 R=0 (4)S=0 R=17.n 位二进制译码器与门阵列中,共有( )个二极管。

数字逻辑模拟测试训练(江西农业大学)

数字逻辑模拟测试训练(江西农业大学)


2.某逻辑电路的真值表如下,试用集成3线-8线 译码器74LS138和辅助门设计该逻辑电路。

3.旅客列车分特快、直快、普快分别用A.B.C表 示,并依次为优先通行。某站在同一时间只能开 出一趟列车,即只能给出一个开车信号。试设计 满足上述要求的逻辑电路。开车信号分别为YA 、 YB 、YC 。




五、计算题(共14分) 1.设CPU有11根地址线,8根数据线。 现有1K X 4 的存储器芯片若干,要把CPU的地址 线全部扩充满,回答以下问题。 ① 需要几块存储芯片?(6分) ② 画出芯片连接图。(8分)

四、时序逻辑电路的分析与设计(每题10分, 共30分)


1.逻辑图如图3所示,分析该电路的工作过程, 并画出该电路的波形图。 设SD=1,触发器的初始状态为“0”。

2.逻辑图如图4所示,试写出它的状态表,状态 图,判断它的逻辑功能。

3.同步四位二进制加法计数器74LS161,它 的逻辑功能表如下,设计数初值为3,试用它 设计一个5进制计数器。
二、逻辑代数公式化简函数(每小题2分,共6分) 1. 2.
A ABC ABC CB C B
AB ( A B )
3
AB AC BCD ABD


三、组合逻辑电路的分析与设计(每题10分,共30 分) 1.组合电路如图2所示,试分析该电路的逻辑功能 (要有分析过程)。



9.最简逻辑函数是指在实现它的逻辑功能时, 所用的逻辑门最 和 每个门的 最少。 10.在存储器的逻辑芯片中有一个引脚标有 CS ,它的作用是 。 11.用卡诺图化简逻辑函数时,卡诺圈内如果没 有新的最小项,化简出来的函数是 项。 12.存储器的组成主要由读写驱动、 和 。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

4、如果竞争的结果导致电路最终进入同一稳定总态,则称为临界竞争。

( )
5、门电路的扇出是表示输出电压与输入电压之间的关系。

( )
三、简答题(每题5分,共10分)
1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统,并简述为什么会有这种转变。

2、采用CMOS 晶体管实现的“与非门”和“或非门”,哪个速度快?为什么?
四、应用题(共70分)
1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010,问在最多一位错的情况下发送端发送的码字是什么?(5分)
2、用卡诺图化简下列函数:(5分) ()()15,14,13,2,1,012,11,10,5,4,3,,,d F Z
Y X W +=

3、旅客列车分为特快A ,直快B 和慢车C ,它们的优先顺序为:特快、直快、慢车。

同一时间内,只能有一趟列车从车站开出,即只能给出一个开车信号,试设计满足上述要求的开车信号控制电路。

(10分)
(1)列出真值表(5分)
(2) 写出最简的输出逻辑表达式(5分)
4、运用一个MSI 器件实现余3码向8421BCD 码的转换。

(10分)
5、运用“圈到圈”逻辑设计思想,采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路(假定采用奇检验)。

(10分)
1)作出状态/输出表(5分)。

2)说明它是Mealy 机还是Moore 机(2分)
3)说明这个电路能对何种输入序列进行检测。

(3分)
7、作“0101”序列检测器的Mealy 型状态表和Moore 型状态表。

凡收到输入序列为“0101”时,输出为1;并规定检测的“0101”序列不重叠。

典型输入输出序列如下:(10分) 输入X :1 1 0 1 0 1 0 1 0 0 1 1 输出Z :0 0 0 0 0 1 0 0 0 0 0 0 看下面的例子就清楚了:
某序列检测器有一个输入端x 和一个输出端Z 。

输入端 x 输入一串随机的二进制代码,当输入序列中出现011时,输出Z 产生一个1输出,平时Z 输出0 。

典型输入、输出序列如下。

输入
x: 1
1
1
1
1
1
1
输出
Z:
1
1
试作出该序列检测器的原始状态图和原始状态表。

解.假定用Mealy 型同步时序逻辑电路实现该序列检测器的逻辑功能。

设:
状态A ------为电路的初始状态。

状态B ------表示收到了序列"011"中的第一个信号"0"。

状态C ------表示收到了序列"011"中的前面两位"01" 。

状态D ------表示收到了序列"011"。

※ 当电路处在状态A 输入x 为0时,应令输出Z 为0转向状态B ;而处在状态A 输入x 为1时,应令输出Z 为0停留在状态A ,因为输入1不是序列"011"的第一个信号,故不需要记住。

该转换关系如图5.16(a )所示。

Q1
Q2
※当电路处于状态B输入x为0时,尽管它不是序列"011"的第二个信号,但仍可作为序列中的第一个信号,故可令电路输出为0,停留在状态B;若输入x为1,则意味着收到了序列"011"的前面两位01,可令电路输出0转向状态C。

如图5.16(b)所示。

※当电路处于状态C输入x为0时,则收到的连续3位代码为010,不是关心的序列011,但此时输入的0依然可以作为序列的第一个信号,故应输出0转向状态B;若输入x为1,则表示收到了序列"011",可用一个新的状态D记住,可令电路输出1转向状态D。

如图5.16(c)所示。

※当电路处于状态D输入x为0时,应输出0转向状态B;若输入x为1,则应输出0,转向状态A。

至此,得到了该序列检测器完整的Mealy型状态图,如图5.16(d)所示。

相应的原始状态表如表5.9所示。

建立该原始状态图的过程如下:
表5.9 Mealy型状态表
现态次态/输出Z
x=0x=1
A B C D B/0
B/0
B/0
B/0
A/0
C/0
D/1
A/0
8、某异步时序电路的流程表如表。

作出输入X2X1变化序列为00—01—11—10—11—01—00
现态Y2Y1
次态(Y2*Y1*)/输出(Z)X2X1=00X2X1=01X2X1=11X2X1=10
00 01 11 10
/0
00/0
00/0
00/0
01/0
/0
01/0
00/1
01/0
/0
10/0
/1
10/0
11/0
/0
/1 00
0101
11
1010。

相关文档
最新文档