PSOC原理及操作教程
全套课件 可编程片上系统PSOC设计指南
可编程片上系统PSoC概念 --PSoC的发展
微控制器基础 --数据和指令的处理
• 在PSoC1/3/5中，有不同的指令集，所有的程序最后 都要分解成这些预定义的指令集中的指令。如果对PSoC使 用C语言进行编程，C语言编译器将C语言分解成这些预定 义的指令。这些指令包含基本的逻辑和算术操作。这些指 令中还有一些更复杂的指令，比如加、减、乘和比较操 作。CPU内包含逻辑模块用来完成这些复杂的指令，而不 需要将这些复杂的指令分解为简单的指令。
• 这种结构同时还使设计人员可以优化系统吞吐量和开 发周期，提供前所未有的软件和硬件协同设计的灵活性， 这种灵活性主要体现在设计人员能够权衡软件和硬件设计 的实现方法。
这种协同性不同于传统的嵌入式系统的协同设计，虽 然以前也使用软件和硬件的协同设计，但是在实现级别上 基本上还是使用大量的分离的设计流程。比如，硬件设计 人员制定硬件设计规范，软件设计人员制定软件设计规 范。这样就导致对问题截然不同的理解，而且对设计团队 提出了很高的要求。
时提供了相应所需要的软件API函数，这样使得设计更容 易运行，以更快的速度完成，更加容易维护和便携。
可编程片上系统PSoC概念 --设计重用技术
• 当使用HDL语言开发IP核时，对其进行综合、仿 真、验证、编写测试平台、编写文档。
应该为IP核的使用者在IP核开发工具中提供相同的 工具，这个工具就是当用户在他的设计中例化所需要
可编程片上系统PSoC概念 --设计重用技术
PSoC 62 数据手册说明书
■ 1 MB 应用闪存，32 KB EEPROM 区域和 32 KB 监控闪存
■ 6 个过压容限 (OVT) 引脚
■ 128 位宽闪存访问降低功耗
封装
■ SRAM 具有可选择的保留粒度
■ 124-BGA (评定中)
■ 288 KB 集成 SRAM
■ 80-WLCSP
■ 32 KB 保留边界 (可以保留 32K 到 288K，增量为 32K)
■ 锁相环 (PLL)，用于倍增时钟频率 ■ 8 MHz 内部主振荡器 (IMO)，精度为2％ ■ 超低功耗 32-kHz 内部低速振荡器 (ILO)，精度为±10％ ■ 频率锁定环 (FLL)，用于倍增 IMO 频率
串行通信 ■ 九个独立的运行时可重配置串行通信模块 (SCB)，每个都可以
软件配置为 I2C，SPI 或 UART
■ 提供具有 Smart_IO 块的两个端口，能力; 这些在深度睡眠期间 可用
■ 安全引导不间断，直到系统保护属性建立 ■ 在引导期间使用硬件散列 (Hashing) 进行身份验证 ■ 逐步验证执行映像
电容式感应
■ 在受保护程序的只执行模式下安全执行代码
■ 赛普拉斯 CapSense Sigma-Delta (CSD) 提供一流的 SNR， 液体容差和接近感应
■ 12 位 1 Msps 的 SAR ADC 包括差分模式、单端模式和具有信 ■ 集成开发环境提供原理图设计输入和构建 (具有模拟和数字自动
号求平均功能的 16 通道序列发生器。
路由) 和代码开发和调试功能
■ 一个 12 位电压模式 DAC，稳定时间小于 5μs
■ 应用编程接口 (API) 可用于所有固定功能和可编程的外设
特性
32位双核CPU子系统 ■ 具有单周期倍频的 150-MHz Arm Cortex-M4F CPU (浮点和存
PSOC原理及操作教程
第二章PSoC的结构与特点
使用PSoC Designer 4.3前需要激活PSoC C语言编译器，按照以下步骤激活：
（1）：打开PSoC Designer 4.3；
（2）：执行Tools>>Options;
(3): 单击Compiler选项；
（4）：输入PSoC C语言编译器的授权码；
（5）：阅读授权协议，单击OK完成激活。
5.与传统意义上的单片机系统相比，PSoc最大程度地实现了系统单片化的目标，也减少了PCB的面积。和其他架构的SoC相比，PSoc在保证以更简便方式实现更多更灵活功能和具备较高性能的前提下，达到了迄今为止最高的性价比。图2.3中左边的PCB板是采用传统单片机的设计方案，右边的PCB板是在实现与左图相同的功能的前提下采用PSoc的设计方案，从图中明显的可以看出采用PSoc的设计方案节省了大量的元器件，PCB板的面积也相应的小了很多。
2.1.3模拟系统
PSoc的模拟系统包括全局模拟互连（GAI），基本模拟PSoc模块阵列、 模拟信号基准电压发生器、模拟信号输入多路选择器等几部分组成。模拟系统模块最多包括四个模拟列，12个模拟模块，不同的设备具有的模拟模块的数目不同，参见表2-1。每一个可配置的模块都是由一个拓扑电路组成，该拓扑电路允许用户创造复杂的模拟信号流。
每一个模拟列包括一个B类连续时间模块（ACB）、一个C类开关电容模块（ASC）、一个D类开关电容模块（ASD）。
PSoC Creator3基础说明
PSoC Creator3.0基本指南使用光盘安装的话，版本只有2.0的，但是建议升级到3.0，这样可以避免一些证书的错误；下面是简单的说明：打开PSoC Creator3.0后，找到File<-New<-Project，点击Project 后弹出New Project的对话框，如下图：注意：这要根据所用的型号选择，在外包装上和板子上都能看到，如果没有正确选择，后面会在连接板子时出现错误，而且画原理图时会有些元件会对不上导致编译出错。
填好工程名字和保存地址之后就点击OK就行了。
接下来是一些界面的说明：1.在下面是画原理图的：把元件拖进来就好了，下面是小工具栏：这个是用来连接元件的，相当于导线。
2.，元件在这里选哦：在这里找到你需要的元件，拖到原理图中就好了哦！Cypress：表示在芯片上的元件，可以通过程序调用。
Off-chip：表示不在芯片上的元件，可以选出来搭建电路，但是很多要自己买好元件外接哦！温馨提示：在Off-chip中的一些元件是板子上的模块，比如LCD、LED等等，这些也可以通过程序调用哦！小技巧：1.在下面这个图中用鼠标的滑轮可以放大缩小哦！先按住alt键，鼠标左键按住后就可以移动画面了。
如果没有按住alt键时，鼠标左键是圈选的作用。
2.按住元件还可以随便拖动哦！双击它可以修改名字、调整参数等等高级功能了。
3.双击元件后，在弹出的对话框里面找到左下角的，这里面全是这个元件的技术参数和使用说明，如果需要程序调用的话，里面会提供头函数、调用函数的模型，改一改就可以用了哦！（在这里需要特别说明下：调用函数里面会设计到元件的名称，一定要和原理图里面对应的元件名称相同，否则会编译不了的）4.下面这图里面呢，就可以写入需要的程序了5.原理图的元件，记得连起来哦！当所有东西都设计好之后，就可以编译了哦，点击或者找到Build<-Build ****。
耐心等待之后就会有了结果，再进行调整就可以搞定了。
PSOC原理及操作基础教程
PSOC原理及操作教程
SOC又称为系统级芯片，它的设计称为集成系统的设计。集成系统和集成电路的关系相当于集成电路和分立元件的关系。在设计过程中，设计者面对的不再是电路芯片，而是能实现设计功能的IP核库。设计者不必要在众多的模块电路中搜索所需要的电路芯片，只需要根据设计功能和固件特性选择相应的IP核。这些IP核将被集成系统复用。这种设计方法从传统的集成电路设计转向集成系统设计，从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密地结合在一起，在单个芯片上完成整个系统的功能，设计的重心也从逻辑综合、布局布线转向系统的设计、软硬件的设计以及仿真，它的设计必须是从系统行为级开始的自上向下的设计方法。采用集成系统的设计方法完成同样功能所需的晶体管的数目可以降低很多。集成电路设计方法向集成系统设计方法的转变，不仅是一种概念上的突破，同时也是信息技术发展的必然结果。
图2.3 PSoC与采用传统单片机的设计方案对比
第三章PSoC集成开发环境
3.1 PSOC Designer的安装
PSoC Designer是Cypress公司用于PSoC芯片开发的集成开发环境。该软件支持C语言、汇编语言及二者混合编程。
3.1.1软件安装步骤
（1）：将Cypress公司的光盘放入电脑，就出现下面的安装界面：
图2.1 PSoc的整体结构
2.1.1 PSoC内核
PSoC内核是一个功能强大的处理器，支持丰富的指令设置。它包含CPU内核、用于数据存储的静态存储器SRAM、用于控制程序在一个新地址中短暂执行的中断控制器、睡眠和看门狗定时器和一组包括锁相环、内部主振荡器、内部低速振荡器和外部晶振的时钟源。这些时钟和系统资源中的可编程时钟分频因子一起使得把几乎所有的定时需求集成到PSoc设备中成为了可能。
PSoC电容式触摸感应技术
PSoC电容式触摸感应技术PSoC是由Cypress半导体公司推出的具有数字和模拟混合处理能力的可编程片上系统芯片，某些系列的PSoC（如CY8C21X34系列），由于其内部配备的特殊资源，使得它可以很容易地实现电容式触摸感应功能，仅需少量的几个外置分立元件，可以将每一个通用的I/O都配置为电容感应输入。
电容式触摸感应原理如图1所示，电路板上两块相邻的覆铜之间存在一个固有的寄生电容Cp，当手指（或其他导体）靠近时，手指和两块覆铜之间又产生新的电容，这些电容相当于并联到原来的Cp之上，当我们把其中一块覆铜连接到PSoC的模拟I/O上，另一块连接到地上，就可以通过测量电容的变化来判断手指的存在。
我们把连接到PSoC上的覆铜称之为电容传感器（Capacitive Sensor），电容传感器上需覆盖绝缘材料（产品外壳）。
通过在PSoC内部搭建电路并用内建8位处理器的程序来控制电路的运作，就可以把电容的变化转化成计数值的变化，进而转化成按键动作所需要的开关量。
PSoC内部有几种预先设计好的电容感应用户模块，用户模块可以看作是硬件电路配置与软件库函数（API）的集合，用户所需要做的就是在PSoC开发环境（PSoC designer）中将用户模块配置到数字/模拟阵列中，开发环境会自动生成硬件寄存器配置及库函数，剩下的工作就是一些用户模块参数的调整，以及应用代码的编写。
整个开发过程非常直观、流畅，对于有嵌入式系统开发经验的工程师来说，很快就会得心应手。
电容式感应技术为工业设计提供新的思路有了电容式感应技术，工业设计师首先能想到的就是把传统的机械按键换成电容式的感应开关。
这增加了工业设计的灵活性，因为电容式开关可以隐藏在一块完整的表面下边，不需要像机械按键那样需要预留机械部件运动的空间。
在有些便携式产品上，设计师希望能在产品上赋予自然的灵性，比如像贝壳一样的MP3播放器、像卵石一样的手机，用电容式开关取代机械按键可以在最大程度上还原设计师的构思，让产品外观有浑然天成的效果。
PSoC开放实验总结
PSoC开放实验总结PSoC开放实验总结实验⼀简单⽐较器实验原理：真值表 A B Y1 Y2Y3 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1逻辑表达式：B A B A Y ?+?=3实验内容：B A Y ?=_1实验步骤:(1)将逻辑表达式写出后，根据逻辑表达式画出逻辑电路图，在下载得到管脚图。
(2)关闭试验箱电源，将输⼊接到开关，将输出接⼊到发光⼆极管，观察灯亮。
(3)最后实现该逻辑电路图的功能。
实验结果：（1）当A（2）当A>B.则Y2=1;（3）当A=B.则Y3=1.则实现了⽐较器的功能。
最后LED7灯亮。
实验⼆基本逻辑门电路实现与设计实验原理：真值表逻辑表达式：实验内容：将最⼩项⽤卡诺图化简得到Y 的表达式，卡诺图如下:ABC00 0111 10 0 11 11CB AC B A C B A Y SOP ??+??+??=____实验步骤：(1)根据卡诺图的化简画出逻辑电路图，在按如图分配管脚。
(2)Pin_A、Pin_B和Pin_C引脚连接到外部的按键或开关上，Pin_X 和Pin_Y引脚连接到外部的LED灯上。
(3)观察灯亮。
实验结果：将输⼊接在开关上，输出接在LED灯上，可以发现灯亮。
实验三计数器实验原理：利⽤Timer 定时器模块产⽣1s 的时间间隔，计数器对该时钟信号进⾏计数。
计数器计数周期为20，计数结果在1602 字符液晶上显⽰。
实验内容：实验步骤：1、新建⼯程（1）启动PSoC Creator 软件，点击File – New –Project…弹出新建⼯程对话框，Design 栏中使⽤默认选择的Empty PSoC 3 Design。
（2）在“Name”框中输⼊新⼯程名称Counter，在“Location”框中输⼊其存放路径，或通过右侧的按钮指定路径。
之后单击“Advanced”前的加号。
（3）在“Device”中显⽰上次选⽤过的芯⽚或⼀个默认芯⽚型号，若新项⽬需要其他芯⽚型号，则单击右侧的下箭头，选择“”。
实验一 PSOC单片机认识及基本IO编程设计实验指导书(修改)
实验一 PSOC单片机认识及基本IO编程设计实验指导书（修改）实验一psoc单片机认识及基本io编程设计实验指导书（修改）实验一 PSoC单片机理解和基本IO编程实验一、实验目的：1.学习PSoC单片机的工作原理。
2.学习基本的I/O编程。
2、实验原理：（一）psoc基础PSoC=可编程系统编程芯片功能：可配置的模拟模块：adcs、dacs、滤波器、放大器、比较器、调制器等。
可配置的数字模块：时钟、计数器、pwms、uart、spi、i2c、irda等。
4kb～32kb的flash用于代码存储：在flash中模拟eeprom256b～2kb的sram用于数据存储M8c微控制器：与cypress USB（2）PSoC架构相同的内核psoc总体结构图如图2.1所示，它由psoc内核（psoccore）、数字系统（数字系统）、模拟系统和系统资源。
图1-1psoc内部结构图（1） PSoC内核psoc内核是psoc系统中最核心的部分，它包括：cpu内核（m8c）、sram、srom、flash存储器、中断控制器（interruptcontroller）、通用输入输出、模拟输出驱动、睡眠与看门狗（sleepandwatchdog）、多个时钟源（imo、lo、co和pll）。
cpu内核，也称为m8c，是一个功能强大的处理器，它的工作频率可以达到24mhz。
m8c是一个4mpis的8位哈佛结构的微处理器，它所支持的指令集非常丰富。
psoc的通用输入输出（gpi/o）把器件的cpu、数字及模拟资源与外部引脚进行了连接。
每个引脚都有8种不同的驱动模式，不同的驱动模式为外围接口连接提供了强大的灵活性，每个引脚会在高低电位与最近一次读操作的改变上产生系统中断。
中断控制器为psoc混合信号阵列器件提供了一种机制，这种机制可以停止当前任务的执行，而使程序的执行转向另外一个地址。
（2）数字系统数字系统由模块阵列里的4行数字模块、全局数字连接、阵列数字连接与行数字连接组成。
DSP之Psoc学习小结
0x43, 0x45, 0x47, 0x49, 0x4B, 0x4D, 0x4F, 0x51,
0x53, 0x55, 0x57, 0x59, 0x5B, 0x5D, 0x5F, 0x61, 0x63, 0x65, 0x67, 0x69, 0x6B
Clock_1_Enable(); //使能时钟
PWM_1_Start(); //使能PWM
while(1)
{
CyDelay(MS_DELAY); //延时
ledState^= 0x01u; //标志位取反,0,1变化
LED2_Write(ledState);//控制IO输出
}
}
C实验结果
LED1一秒钟闪烁一次，LED2一秒钟闪烁三次
电源系统
给数字、模拟供电
模拟VDDA、数字VDDD、I/OVddiox供电引脚
数字Vccd和模拟电源Vcca
活动（Active）、交替活动（Alternate Active）、休眠（Sleep）和冬眠（Hibernate）
IO系统
输入输出模块
GPIO\SIO\USBIO
模拟、数字的不同驱动模式
常用模块
}; //直流偏置电压范围数组
voidmain()
{
uint16voltageRawCount;
uint8myChannel;
uint8myTd;
ADC_DelSig_1_Start(); //启动AD
LCD_Char_1_Start(); //初始化LCD
VDAC8_1_Start(); //启动DA
PSoC系统中组织结构及内核原理分析
10
SRAM
M8C是一种8位CPU;8位地址总线用于SRAM和寄存器的 寻址;寻址范围仅为256Byte
为提高SRAM的容量;PSoC对其SRAM采用了分页存储结 构
这里需要用到3个页指针寄存器和标志寄存器的PgMode 字段;由它们共同决定所访问的SRAM页;而由地址总线上 的地址决定访问该页的哪个存储单元
5
系统资源
包括： 数字时钟 带32位累加器的乘法器 采样抽取器：用于数字信号处理 I2C接口：能实现I2C主从设备功能 内部参考电压：1 3V 开关式升压泵SMP 模拟多路复用器 USB接口：支持5个端点;全速12Mb/S 系统复位
6
PSoC内核系统
PSoC内核是系统的核心部件;其总体结构如图所示
4
可编程模拟系统
模拟阵列按列排列;1 2或4列 每一列有3个基本模拟单元 每一列的第一个单元被称为连续时间模拟单元CT;第
二 三个单元被称为开关电容模拟单元SC 每一列都有一个输入时钟多路选择器;可选择系统时钟
或来自数字单元的时钟信号;主要用于SC单元;其大致 决定了模拟输入信号的带宽 每一列还有一个模拟总线和一个比较总线
这一能力使PSoC能对其所有用户模块进行全面重构 内核的功能部件可由系统总线通过通用I/O口与外部引脚构成连接 每个引脚具有8中不同的驱动模式;不同的驱动模式为外部连接提供
了强大的灵活性;引脚上高低电位变化或最近一次读操作时引脚上 数据的改变都会触发一次外部中断
3
可编程数字系统
由1～4个数字行组成; 1个数字行包含4个基本数字单元 4个数字单元包括2个数字基本单元DBB和2个数字通信单元DCB 都可以配置为具有独立功能的数字用户模块;如：定时器 计数器
psoc 4 capsense原理
PSOC 4 CapSense原理文章目录一、引言二、PSOC 4 CapSense技术概述1. CapSense技术简介2. PSOC 4 CapSense原理概述三、PSOC 4 CapSense工作原理详解1. 传感器信号采集2. 空间滤波和信号处理3. 噪声抑制和自适应增益4. 谐波抑制和多通道扫描四、PSOC 4 CapSense应用案例五、结论一、引言随着电子产品的普及和多样化，触控技术在各种电子设备中得到了广泛的应用，其中，CapSense技术作为一种先进的触控技术，其在提升用户体验、降低功耗、提高抗干扰能力等方面具有明显的优势。
PSOC 4 CapSense作为Cypress公司推出的一种先进的CapSense 技术解决方案，在实际应用中具有较高的性能和稳定性。
本文将对PSOC 4 CapSense的原理进行详细的介绍和分析。
二、PSOC 4 CapSense技术概述1. CapSense技术简介CapSense技术是Cypress公司基于电容触摸技术开发的一种先进的触控技术，通过对接触物体的电容变化进行检测，实现了对触摸的高灵敏度和精准度。
与传统的电阻式触控技术相比，CapSense技术无需使用专门的触摸屏，而是通过对控制电路及传感器的优化设计，实现了对电容变化的高效检测。
CapSense技术在手机、平板电脑、家电、汽车电子等领域得到了广泛应用。
2. PSOC 4 CapSense原理概述PSOC 4 CapSense是基于Cypress公司的PSOC 4系列微控制器的CapSense技术解决方案。
PSOC 4系列微控制器通过其灵活的可编程资源和先进的系统架构，有效地实现了CapSense技术的应用。
PSOC 4 CapSense具有低功耗、高灵敏度、抗干扰能力强等特点，可广泛应用于各种电子设备中。
三、PSOC 4 CapSense工作原理详解1. 传感器信号采集PSOC 4 CapSense利用电容传感器来探测外界的电容变化，并将这些变化转化为电信号。
PSoC模拟系统.ppt
模拟阵列
模拟模块阵列结构如右图 所示
模拟模块以纵向方式排列 不同型号的PSoC芯片，
其模拟模块的列数不尽相 同，一般为1列、2列或4列 通常每一列包括1个B型连续时间模块（ACB）、1 个C型开关电容模块（ASC）和1个D型开关电容模 块（ASD）。
6
模拟模块功能
PSoC可编程模拟模块可以配置成许多外围设备功 能，减少了M8C对外围器件的需求。由一个或多 个模拟模块或者模拟模块与数字模块一起，可以 配置成多种用户模块功能，如可编程增益放大器、 电压比较器、低通滤波器、带通滤波器、A/D转 换器、D/A转化器等。
CT模块还包含一个低功耗的比较器，其输入输出与主放 大器相同，它是用来在低功耗休眠模式下，主放大器停用 时提供一个比较输出数字信号。
CT模块有3个独立的且分别连到相应总线的输出：模拟信 号输出总线（ABUS）、比较器总线（CBUS）、局部输 出总线（OUT，GOUT，LOUT）。
13
连续时间模块（CT）（续）
7
模拟列时钟配置
模拟阵列的开关电容模块需要两相互补的时钟信号。 每列均有开关电容模块，因此每列都有一个模拟列时钟发
生器，列中所有模拟模块共享其时钟输出信号。 时钟发生器的输入时钟源有4个：VC1、VC2、ACLK0和
ACLK1，通过CLK_CR0寄存器来选择。 VC1和VC2是系统全局时钟；ACLK0和ACLK1则由数字模
3
模拟数据总线（ABUS）
模拟数据总线使模拟模块阵列及模拟系统寄存 器与CPU系统数据总线相隔离，减轻了系统数 据总线的负荷。
4
模拟比较总线（CBUS）
每个模拟模块列都配有一个比较总线，每个模拟模块的比 较器输出可以驱动这个总线，但每列同时只能由一个模拟 模块驱动该列的比较总线。比较总线的输出可作为数字单 元的输入，也可作为抽取器（Decimator）的输入，或中 断触发信号。
PSoC_低功耗比较器数据手册
// Place user code here }
寄存器配置
比较器的基本拓扑结构设置了所采用的模拟连续时间（CT）模块内的寄存器配置中的绝大多数 位。用户模块的放置后，用于比较和参考的特殊输入则可用。
CMP 模块，寄存器：CR0
位
7
6
5
4Leabharlann 3210
数值
阈值
1
1
1
0
所选定的阈值设置了以 Vdd 百分比为单位的参考数值，并在 PSoC Designer 内设置。它可以通 过调用 API 内的改变阈值入口点来修改。
#include "PSoCAPI.h" // PSoC API definitions for all User Modules
void main() {
CmpLP_ChangeThreshold(CmpLP_REF0_500); Threshold
CmpLP_Start();
// Set Comparator // Turn it on
允许 Vdd 范围，V 阈值数值
最小 最大
0.750 Vdd 4.0
5.25
0.688 Vdd 3.2
5.25
0.625 Vdd 2.7
5.25
0.563 Vdd 2.4
5.25
0.500 Vdd 2.4
5.25
0.438 Vdd 2.4
5.25
0.375 Vdd 2.4
5.25
0.313 Vdd 2.4
export _main
include "m8c.inc"
include "CmpLP.inc"
_main:
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PSOC原理及操作教程Theory and Operation of PsoC（草稿）(Draft)北京理工大学汽车电子技术创新中心(AETC)BIT-Automotive Electronics Technical Innovation Center 2007年6月内容介绍汽车已经进入了电脑时代，单片机（微控制器）是汽车电子系统的核心。
随着单片机/微控制器技术的发展，出现了新的SoC（System on Chip单片系统）技术，它将固定的单片机系统模块化，通过编程实现灵活配置，将模拟处理电路集成到系统中，具有体积小、成本低、使用灵活的特点，具有广阔的发展空间。
本教程结合美国赛普拉斯（Cypress）公司的Psoc进行介绍，包括Psoc特点、原理，结合程序设计实例进行介绍。
本教程为AETC中心本科生全校实验选修课操作教程，也可作为Psoc初学者的入门参考教程。
目录第一章概述 (4)1.1 什么是SOC？ (4)1.2 PSOC与单片机相比的特点 (4)第二章PSoC的结构与特点 (6)2.1 PSOC的总体结构 (6)2.2与传统单片机系统设计方案的比较 (9)第三章PSoC集成开发环境 (11)3.1 PSOC Designer的安装 (11)3.2 PSOC IDE的使用 (15)3.3 器件编程器 (19)3.4 连接用户模块 (22)3.5 管脚互连 (23)3.6 应用程序编辑器 (27)3.6 调试 (29)第四章PsoC程序设计示例 (32)4.1 A/D采集与LED显示 (32)4.2 数字脉宽调制PWM模块实验 (36)4.3键盘中断和定时器溢出中断实验 (37)4.4 AD、DA和LED显示实验 (41)4.5电压比较器模块的使用——正弦信号到方波信号的转换 (43)4.6动态重配置实验 (45)附录PSoC功能描述 (51)3.1 PSOC内核 (51)3.2 PSOC可编程数字系统 (60)3.3 PSOC可编程模拟系统 (67)3.4 PSOC系统资源 (71)第一章概述1.1 什么是SOC？把微处理器、存储器、高密度逻辑电路、模拟和混合电路，以及其他电路集成到一个芯片上，构成一个具有信号采集、转换、存储和I/O处理功能的系统，称为片上系统（SoC-System on Chip）。
SoC采用超深亚微米加工工艺、IP（intellectual Property）内核复用和软硬件协同设计技术，是超大规模集成电路的发展趋势。
SOC又称为系统级芯片，它的设计称为集成系统的设计。
集成系统和集成电路的关系相当于集成电路和分立元件的关系。
在设计过程中，设计者面对的不再是电路芯片，而是能实现设计功能的IP核库。
设计者不必要在众多的模块电路中搜索所需要的电路芯片，只需要根据设计功能和固件特性选择相应的IP核。
这些IP核将被集成系统复用。
这种设计方法从传统的集成电路设计转向集成系统设计，从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密地结合在一起，在单个芯片上完成整个系统的功能，设计的重心也从逻辑综合、布局布线转向系统的设计、软硬件的设计以及仿真，它的设计必须是从系统行为级开始的自上向下的设计方法。
采用集成系统的设计方法完成同样功能所需的晶体管的数目可以降低很多。
集成电路设计方法向集成系统设计方法的转变，不仅是一种概念上的突破，同时也是信息技术发展的必然结果。
从应用的角度划分，SoC包括专用型、可编程型（PSoC- Programmable System on Chip）和OEM（Original Equipment Manufacturer 原始设备生产商）型。
可编程型基于IP内核，通过编程来选择构成产品，是SoC主要形式和重要应用方向，也是下面介绍的重点。
1.2 PSOC与单片机相比的特点PsoC与传统微控制器相比具有如下特点：1、PSoc基于IP内核，通过编程来选择构成产品，具有无与伦比的灵活性，是SoC主要形式和重要应用方向。
例如：某一种型号的单片机具有一个16位定时器和一个8位的定时器，那么在用户使用的过程中，只能用这两个定时器；PSoc则不同，以Cypress公司的CY8C29466为例，它里面提供了四种分别是8位、16位、24位和32的定时器，用户在使用的过程中可以根据需要在一定范围内灵活的选择自己需要的定时器，可以使用多个同一种定时器，也可以使用多种定时器，具有很大的灵活性。
2、数字模块、模拟模块和MCU集成在一起。
如图1.1所示PSoc不仅包含了一般的单片机具有的常用的数字模块，它还包含了多种放大器、电压比较器、模数转换、数模转换、滤波器和用来测量自身微控制器温度的Flash Temp模块。
高度的集成化使得用户的设计快速高效且节省元器件。
3、强大但简单易用的工具用户模块。
用户模块是PSoC中预先定义和配置好的数字和模拟模块，并已对寄存器参数初始化。
用户在使用的过程中只需要选择用户模块并对一些必要进行简单的配置即可。
4、强大而高效的开发工具。
Cypress公司提供的两种开发软件PSoc Designer和PSocexpress可以使用户的开发周期大大缩短。
实践证明，一个以前从来都没学习过单片机的人学习PSoc要比学习其他单片机用的时间短。
1.3 PSOC发展过程PSoc的发展与单片机技术的发展密不可分，实际上就是单片机技术在半导体工业不断发展，超大规模集成电路工艺水平的不断提高，深亚微米工艺已经走向Array成熟，以及EDA软件工具不断升级的今天发展的必然产物，它能极大地满足人们对电子系统的诸如缩小体积、减轻重量、降低功耗、提高可靠性、提高性能、增强保密性、降低系统成本等等多方面的要求。
PSoc始于20世纪90年代中期，它的发展主要经历了以下几个阶段：1.1994年Motorola公司发布了Flex Core系统，这个系统是用来制作基于68000和Power PC的定制微CPU。
2.1995年，LSI Logic公司采用SOC为SONY公司进行设计。
以上两者是基于IP 核完成SOC设计的最早报道。
3.1999年Atmel公司开发出首个基于RISC的现场可编程系统级集成电路FPSLIC-AT40K FPGA。
4.之前推出的SOC均是数字逻辑系统。
2000年Cypress公司首次推出了以CY8C25×××和CY8C26×××系列为代表混合信号SOC。
混合信号SOC就是该片上系统既有数字逻辑系统，还有模拟功能，甚至还应该包括数模混合信号模块块、RF电路模块等众多功能模块。
5.后来Cypress公司又相继推出了CY8C29×××/27×××/24×××/22×××/21×××等包含少量混合信号处理电路的PSoc.21世纪集成电路将进入SoC时代。
SOC能够将越来越复杂的功能集成到芯片上，这使得集成电路发展成为集成系统，电子整机的功能将可以集成到一个芯片中。
SOC将引领新一代嵌入式CPU的技术发展，将不断满足日益增长的功能密度、灵活的网络连接、轻便的移动应用、多媒体的信息处理等要求。
图1.1第二章PSoC的结构与特点作为一种新型的、适合时代要求的智能器件，PSoc具有与普通单片机不同的结构和特点，本章将从整体上予以介绍。
2.1 PSOC的总体结构PSoc的整体结构如图2.1所示，包括PSoc内核（PSoc Core）、数字系统（Digital System）、模拟系统（Analog System）、系统资源（System Resource）四部分组成。
这四个主要部分通过系统总线通信网络联系在一起。
图2.1 PSoc的整体结构2.1.1 PSoC内核PSoC内核是一个功能强大的处理器，支持丰富的指令设置。
它包含CPU内核、用于数据存储的静态存储器SRAM、用于控制程序在一个新地址中短暂执行的中断控制器、睡眠和看门狗定时器和一组包括锁相环、内部主振荡器、内部低速振荡器和外部晶振的时钟源。
这些时钟和系统资源中的可编程时钟分频因子一起使得把几乎所有的定时需求集成到PSoc设备中成为了可能。
CPU内核，也称为M8C，是一个工作频率可以达到24MHz的强大的处理器。
M8C是一个4MIPS的8位哈佛结构的微处理器。
在CPU内核的内部静态包含有RAM（SRAM）和FLASH 存储器。
最小的PSoc设备之间有差别很小的模拟结构。
PSoc的通用输入输出（GPI/O）把器件的CPU、数字和模拟资源与外部引脚进行了连接。
每一个引脚有八种不同的驱动模式，不同的驱动模式为外部接口提供了很大的灵活性。
每一个引脚都可以因高电平、低电平或者电平的变化而产生一个系统中断。
2.1.2数字系统PSoc的数字系统由数字PSoc模块、行内数字模块互连（RDI）、行间数字阵列互连（ADI）、全局数字系统互连（GDI）组成。
数字模块最多有四行16个。
数字模块的个数因设备的不同而不同，具体的各种设备所含的数字模块的数目参见表2-1。
表2-1 不同PSoc的模块数目表数字模块可以通过一系列的全局总线连接到任何通用的I/O口，全局总线可以把任何信号发送到任何引脚上。
全局总线还允许信号多路技术和进行逻辑操作。
这一配置使得你的设计从一个外围设备固定的控制器中解脱出来了。
2.1.3模拟系统PSoc的模拟系统包括全局模拟互连（GAI），基本模拟PSoc模块阵列、模拟信号基准电压发生器、模拟信号输入多路选择器等几部分组成。
模拟系统模块最多包括四个模拟列，12个模拟模块，不同的设备具有的模拟模块的数目不同，参见表2-1。
每一个可配置的模块都是由一个拓扑电路组成，该拓扑电路允许用户创造复杂的模拟信号流。
每一个模拟列包括一个B类连续时间模块（ACB）、一个C类开关电容模块（ASC）、一个D类开关电容模块（ASD）。
2.1.4系统资源系统资源提供了额外的可编程片上系统功能，这些功能取决于你的PSoc设备的特征。
参见表2-2。
表2-2CY8C系列器件提供的系统资源包括：数字时钟（SYSCL K×2、SYSCLK、CPUCLK、VC1、VC2、VC3、SLEEP等时钟）；乘法/加法器（MACs）；两种类型（Type1、Type2）的采样抽取器；主从及多主模式的I2 C接口（通信速率：400kbps）；用户可设定电压阀值的电源电压检测模块及上电复位模块；片上开关模式升压泵（Switch Mode Pump ）；片上精密参考电压；USB 功能模块；I/O 模拟多路选择器。