计算机组成原理运算器实验

合集下载

计算机组成原理实验(接线、实验步骤)

计算机组成原理实验(接线、实验步骤)

计算机组成原理实验(接线、实验步骤)实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理;2.熟悉简单运算器的数据传送通路;3.验证实验台运算器的8位加、减、与、直通功能;4.验证实验台4位乘4位功能。

[接线]功能开关:DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线:LRW:GND(接地)IAR-BUS# 、M1、M2、RS-BUS#:接+5V控制开关:K0:SW-BUS# K1:ALU-BUSK2:S0 K3:S1 K4:S2K5:LDDR1 K6:LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0:SW开关与数据总线接通K1=0:ALU输出与数据总线断开2.开电源,按CLR#复位3.置数(81)H:在SW7—SW0输⼊10000001→LDDR2=1,LDDR1=0→按QD:数据送DR2置数(82)H:在SW7—SW0输⼊10000010→LDDR2=0,LDDR1=1→按QD:数据送DR1 4.K0=1:SW开关与数据总线断开K1=1:ALU输出与数据总线接通5. S2S1S0=010:运算器做加法(观察结果在显⽰灯的显⽰与进位结果C的显⽰)6.改变S2S1S0的值,对同⼀组数做不同的运算,观察显⽰灯的结果。

⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值,执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么?运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时:计算时:DR1:01100011DR2:10110100(与)DR1:10110100DR2:01100011(直通)DR1:01100011DR2:01100011(加)DR1:01001100DR2:10110011(减)DR1:11111111DR2:11111111(乘)实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写;2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。

计算机组成原理运算器实验报告(一)

计算机组成原理运算器实验报告(一)

计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一,通过学习计算机组成原理,可以深入理解计算机的工作原理及内部结构。

运算器是计算机的核心组成部分之一,负责执行各种算术和逻辑运算。

在本次实验中,我们将通过实践的方式,深入了解并实现一个简单的运算器。

实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求,设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例,对运算器的功能进行验证–测量运算器的性能指标,如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈,并提出优化方案–优化运算器的电路设计,提高性能和效率实验结果与分析通过以上步骤,我们成功实现了一个简单的运算器。

经过测试,运算器能够正确执行各种算术和逻辑运算,并且在性能指标方面表现良好。

经过优化后,运算器的速度提高了20%,功耗降低了10%。

实验总结通过本次实验,我们深入了解了计算机组成原理中运算器的工作原理和设计方法。

通过实践,我们不仅掌握了运算器的实现技巧,还学会了优化运算器设计的方法。

这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。

参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程,它研究计算机硬件和软件之间的关系,帮助我们理解计算机系统的工作原理和内部结构。

运算器是计算机的核心部件之一,负责执行各种算术和逻辑运算,对计算机的性能和功能起着重要作用。

计算机组成原理实验1-运算器

计算机组成原理实验1-运算器

《计算机组成原理》实验报告实验一运算器实验一、实验目的1.掌握运算器的组成及工作原理;2.了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3.验证带进位控制的74LS181的功能。

二、实验环境EL-JY-II型计算机组成原理实验系统一套,排线若干。

三、实验内容与实验过程及分析(写出详细的实验步骤,并分析实验结果)实验步骤:开关控制操作方式实验1、按图1-7接线图接线:连线时应注意:为了使连线统一,对于横排座,应使排线插头上的箭头面向自己插在横排座上;对于竖排座,应使排线插头上的箭头面向左边插在竖排座上。

图1-1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数:1)拨动清零开关CLR,使其指示灯。

再拨动CLR,使其指示灯亮。

置ALU-G =1:关闭ALU的三态门;再置C-G=0:打开数据输入电路的三态门;2)向数据暂存器LT1(U3、U4)中置数:(1)设置数据输入电路的数据开关“D15……D0”为要输入的数值;(2)置LDR1=1:使数据暂存器LT1(U3、U4)的控制信号有效,置LDR2=0:使数据暂存器LT2(U5、U6)的控制信号无效;(3)按一下脉冲源及时序电路的【单脉冲】按钮,给暂存器LT1送时钟,上升沿有效,把数据存在LT1中。

3)向数据暂存器LT2(U5、U6)中置数:(1)设置数据输入电路的数据开关“D15……D0”为想要输入的数值;(2)置LDR1=0:数据暂存器LT1的控制信号无效;置LDR2=1:使数据暂存器LT2的控制信号有效。

(3)按一下脉冲源及时序电路的“单脉冲”按钮,给暂存器LT2送时钟,上升沿有效,把数据存在LT2中。

(4)置LDR1=0、LDR2=0,使数据暂存器LT1、LT2的控制信号无效。

4)检验两个数据暂存器LT1和LT2中的数据是否正确:(1)置C-G=1,关闭数据输入电路的三态门,然后再置ALU-G=0,打开ALU 的三态门;(2)置“S3S2S1S0M”为“F1”,数据总线显示灯显示数据暂存器LT1中的数,表示往暂存器LT1置数正确;(3)置“S3S2S1S0M”为“15”,数据总线显示灯显示数据暂存器LT2中的数,表示往暂存器LT2置数正确。

计算机组成原理运算器实验

计算机组成原理运算器实验

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由CPU中的运算器来完成,运算器也称作算术逻辑部件ALU。

本章首先安排一个基本的运算器实验,了解运算器的基本结构,然后再设计一个加法器和一个乘法器。

一、实验目的(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

二、实验设备PC机一台,TD-CMA实验系统一套。

三、实验原理本实验的原理如图1-1所示。

运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器A 和暂存器B,三个部件同时接受来自A和B的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如ARM),各部件对操作数进行何种运算由控制信号S3…S0和CN来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为ALU的输出。

如果是影响进位的运算,还将置进位标志FC,在运算结果输出前,置ALU零标志。

ALU中所有模块集成在一片CPLD中。

逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对这两个部件不再赘述。

移位运算采用的是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关的原理如图1-2所示。

图中显示的是一个4×4的矩阵(系统中是一个8×8的矩阵)。

每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:(1) 对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。

(2) 对于循环右移功能,右移对角线同互补的左移对角线一起激活。

例如,在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。

(3) 对于未连接的输出位,移位时使用符号扩展或是0填充,具体由相应的指令控制。

使用另外的逻辑进行移位总量译码和符号判别。

D[7..0]IN[7..0]图1-1 运算器原理图运算器部件由一片CPLD实现。

运算器实验实验报告(计算机组成原理)

运算器实验实验报告(计算机组成原理)

运算器实验实验报告(计算机组成原理)西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU(74LS181)的工作原理。

2、掌握简单运算器的数据传送通路组成原理。

3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。

4、按给定数据,完成实验指导书中的算术/逻辑运算。

二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1-1 所示。

其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。

运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0~D7 插座 BUS1~2 中的任一个(跳线器JA3 为高阻时为不接通),内部数据总线通过 LZD0~LZD7 显示灯显示;运算器的两个数据输入端分别由二个锁存器 74LS273(U29、U30)锁存,两个锁存器的输入并联后连至内部总线BUS,实验时通过 8 芯排线连至外部数据总线 E_D0~D7 插座E_J1~E_J3 中的任一个;参与运算的数据来自于 8 位数据开并KD0~KD7,并经过一三态门 74LS245(U51)直接连至外部数据总线 E_D0~E_D7,通过数据开关输入的数据由 LD0~LD7 显示。

图 1-1 中算术逻辑运算功能发生器 74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关,以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M;其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟,这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生,通过跳线器切换,其中ALUB`、SWB`为低电平有效,LDDR1、LDDR2 为高电平有效。

计算机组成原理实验一运算器组成实验

计算机组成原理实验一运算器组成实验

实验一 运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据,完成指定的算术、逻辑运算。

二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门(244)三态门(244)ALU(181)ALU(181)S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1(273)DR2(273)双端口通用寄存器堆RF(ispLSI1016)RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置,然后输入到双端口通用寄存器堆RF 中。

RF(U54)由一个ispLSI1016实现,功能上相当于四个8位通用寄存器,用于保存参与运算的数据,运算后的结果也要送到RF 中保存。

双端口寄存器堆模块的控制信号中,RS1、RS0用于选择从B 端口(右端口)读出的通用寄存器,RD1、RD0用于选择从A 端口(左端口)读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi 是写入控制信号,当LDRi=1时,数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连;另外,RF的B端口通过一个三态门连接到数据总线DBUS上,因而RF中的数据可以直接通过B端口送到DBUS上。

DR1(U47)和DR2(U48)各由1片74LS273构成,用于暂存参与运算的数据。

DR1接ALU 的A输入端口,DR2接ALU的B输入端口。

计组实验报告(共10篇)

计组实验报告(共10篇)

计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求:目的:①掌握算术逻辑运算器单元ALU(74LS181)的工作原理。

②掌握简单运算器的数据传输通道。

③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。

④能够按给定数据,完成实验指定的算术/逻辑运算。

要求:完成实验接线和所有练习题操作。

实验前,要求做好实验预习,掌握运算器的数据传送通道和ALU 的特性,并熟悉本实验中所用的模拟开关的作用和使用方法。

实验过程中,要认真进行实验操作,仔细思考实验有关的内容,把自己想得不太明白的问题通过实验去理解清楚,争取得到最好的实验结果,达到预期的实验教学目的。

实验完成后,要求每个学生写出实验报告。

2. 实验方案:1.两片74LS181(每片4位)以并/串联形式构成字长为8为的运算器。

2.8为运算器的输出经过一个输入双向三态门(74LS245)与数据总线相连,运算器的两个数据输入端分别与两个8位寄存器(74LS273)DR1和DR2的输出端相连,DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。

寄存器的输入端于数据总线相连。

3.8位数据D7~D0(在“INPUT DEVICE”中)用来产生参与运算的数据,并经过一个输出三态门(74LS245)与数据总线相连。

数据显示灯(BUS UNIT)已与数据总线相连,用来显示数据总线上所内容。

4.S3、S2、S1、S0是运算选择控制端,由它们决定运算器执行哪一种运算(16种算术运算或16种逻辑运算)。

5.M是算术/逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算。

6.Cn是算术运算的进位控制端,Cn=0(低电平),表示有进位,运算时相当于在最低位上加进位1,Cn=1(高电平),表示无进位。

逻辑运算与进位无关。

7.ALU-B是输出三态门的控制端,控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

运算器实验-计算机组成原理

运算器实验-计算机组成原理

实验题目运算器实验一、算术逻辑运算器1.实验目的与要求:1.掌握算术逻辑运算器单元ALU(74LS181)的工作原理。

2.掌握简单运算器的数据传送通道。

3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

4.能够按给定数据,完成实验指定的算术/逻辑运算。

2.实验方案:(一)实验方法与步骤1实验连线按书中图1-2在实验仪上接好线后,仔细检查正确与否,无误后才接通电源。

每次实验都要接一些线,先接线再开电源,这样可以避免烧坏实验仪。

2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。

3 通过总线输出寄存器DR1和DR2的内容。

(二)测试结果3.实验结果和数据处理:1)SW-B=0时有效,SW-B=1时无效,因其是低电平有效。

ALU-B=0时有效,ALU-B=1时无效,因其是低电平有效。

S3,S2,S1,S0高电平有效。

2)做算术运算和逻辑运算时应设以下各控制端:ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态,否则存在寄存器中的数据无法准确输出。

4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端,Cn=0(低电平),表示有进位,运算时相当于在最低位上加进位1,Cn=1(高电平),表示无进位。

逻辑运算与进位无关;、ALU-B是输出三态门控制端,控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

SW-B是输入三态门的控制端,控制“INPUT DEVICE”中的8位数据开关D7~D0的数据是否送到数据总线BUS上。

低电平有效。

5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。

6)A+B是逻辑运算,控制信号状态000101;A加B是算术运算,控制信号状态100101。

计算机组成原理运算器实验报告

计算机组成原理运算器实验报告

计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。

在本次实验中,我们通过对运算器的实验进行研究和探究,了解了计算机组成原理方面的相关知识,更加深入地认识了计算机的运作原理。

一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程,并且了解运算器在计算机中的位置和给计算机的工作。

二、实验原理1、硬件部分运算器是一种计算机硬件,可以进行算术和逻辑运算。

运算器包含一个算术逻辑单元(ALU),一个累加器和一些寄存器。

运算器可以在CPU 中实现简单的算术操作。

运算器由三部分组成:算术逻辑单元(ALU)、寄存器和累加器。

ALU 是计算机CPU中负责完成算术和逻辑运算的部分;寄存器是计算机中用来暂时存放数据的小型存储器,它是CPU中数据存储的主要形式;累加器是CPU中的一种特殊寄存器,在运算过程中用于存储运算结果。

2、软件部分计算机编程中常常涉及到算术和逻辑运算,进行这些运算的方法是在程序中调用运算器中的算术逻辑单元(ALU)。

ALU是计算机CPU中负责完成算术和逻辑运算的部分,用于进行各种算术和逻辑运算,如加、减、乘、除、与、或、非、移位等。

三、实验过程— 1 —本次实验的实验步骤如下:1、打开实验设备,将电源线插进插座,将设备的开关打开,在设备前方的显示器上能够看见下划线。

2、按下NORM键,增益调整。

将x的值设置为“0011”,将y的值设置为“1101”。

3、操作者可以选择不同的操作符。

例如选择ADD操作,将其输入。

4、按下RUN键,运算器开始计算。

5、运算结束后,在屏幕上将显示运算结果。

本例中,结果为“1000”。

四、实验结果与分析在本次实验中,我们利用运算器实现了不同运算的计算过程,并且也成功地输出了运算结果。

这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。

在本次实验中,我们也进一步加深了对计算机组成原理中该重要部分的理解。

五、实验总结通过本次实验,我们深入了解了运算器在计算机中的作用及其实现方法。

计算机组成原理实验(TEC-6)

计算机组成原理实验(TEC-6)

【实验步骤】
3.以下是加法、减法实 验步骤
⑴设置操作模式为加法、减法实验
按一次复位按钮 CLR,微地址指示灯µA5—µA0 显示 20H。将操作模式开关设置为 SWC=1、
SWB=0、SWA=0,准备进入加法、减法实验。按一次 QD 按钮,产生一组时序信号 T1、T2、T3,
进入下一步。
⑵设置数 A
【实验分析】 1.为什么在 A 总线上出现数据 A、在 B 总线上出现数据 B 后,在数据总线 DBUS 上能够直接
观测运算的数据结果,而标志结果却在下一步才能观测到?
• 感谢阅读
图2-2,运算器实验的电路图。
• 在TEC-6模型计算机中,寄存器组由4个寄存器R0(U50)、R1(U51)、R2(U45)、R3(U46)以及2个三3输入正与门组成 (U33和U38)。4个寄存器R0、R1、R2和R3都是74LS374。R0是累加器,它的输出通过A总线送运算器的A端口;R1、R2和R3 是通用寄存器,它们的输出通过B总线送运算器的B端口。R0、R1、R2和R3从数据总线DBUS接收数据。
示灯 D7—D0 显示运算结果 A+B。按一次 QD 按钮,进入下一步。
⑸进行减法运算 微地址指示灯显示 26H。这时指示灯 C(红色)显示加法运算得到的进位 C,指示灯 Z (绿色)显示加法运算得到的结果为 0 信号。信号 SEL1=0、SEL0=1,指示将 R1 中的数据送 B 总线。信号 M=0、S3=0、S2=1、S1=1、S0=0,指示进行减法运算。ALUBUS=1,指示将运算 数据结果送数据总线 DBUS。信号 LDC=1,指示将运算后得到的进位 C 保存;信号 LDZ=1,指 示将运算后得到的结果为 0 标志保存。这时 A 总线指示灯 A7—A0 显示被减数 A,B 总线指示 灯显示减数 B,数据总线 DBUS 指示灯 D7—D0 显示运算结果 A-B。按一次 QD 按钮,进入下一 步。

(计算机组成原理)实验一运算器实验

(计算机组成原理)实验一运算器实验

D
红色:运算器控制信号
BUS UNIT
蓝色:器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1,DA2:两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0

计算机组成原理 -实验一运算器组成实验_

计算机组成原理 -实验一运算器组成实验_
12
三.实验内容
验证74LS181的算术运算和逻辑运算功能(采 用正逻辑)
改变运算器的功能设置,观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下,改变运算器的功
能设置,观察运算器的输出,填入下表中,并和理论分 析进行比较、验证。 例如:置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算;
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮,则开始编译。如果编译正确,则生成可下载的文 件JEDEC File,即使出现警告提示,也表示已成功生成了可 下载文件。如果提示错误,则需要修改程序,然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的,硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习,这里以硬件描述语言进行 编程,描写器件功能,下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源,进入windows系统,安装上述 ispDesignEXPERT软件,安装完成后,桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三.实验内容
图中已将用户需要连接的控制信号用圆圈标明(其 他实验相同,不再说明),其中除T4为脉冲信号, 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端,因此, 在进行实验时,只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端,按动微 动开关,即可获得实验所需的单脉冲,而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟,其中Cn、ALU-B、SW-B为 低电平有效,LDDR1、LDDR2为高电平有效。

计算机组成原理-运算器实验

计算机组成原理-运算器实验

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由CPU 中的运算器来完成,运算器也称作算术逻辑部件ALU。

首先安排基本运算器实验,了解运算器的基本结构。

1.1实验目的(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

1.2实验设备PC机一台,Digilent Nexys 4TM开发板,Xilinx Vivado开发套件。

1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示:图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示,Nexys4 DDR板包括2个三色LED,16个滑动开关,6个按钮开关,16个单体LED和1个数字-8的七段显示器。

为了防止粗心大意的短路(假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路)损害,按钮开关和滑动开关通过串联电阻连接到FPGA。

5个按钮开关分派到1个“+”信号的配置是瞬时开关,在正常情况下,这些瞬时开关不用时产生低信号输出,被压时产生高信号输出。

另一方面,“CPU RESET”红色按钮不用时产生高信号输出,被压时产生低信号输出。

“CPU RESET”按钮常常在EDK(嵌入式开发套件)设计中用于重置进程,但你也可以把它当为常用按钮开关使用。

滑动开关根据他们的位置产生固定的高或低信号输入。

16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。

不被用户访问的额外LED表示电源,FPGA编程状态和USB和以太网端口状态。

控制显示模块的七段显示器的原理图如图1.2所示:图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器,配置表现得像1个8位数字显示。

8位数字的每一个由分派在一个“数字8”图案中的7段组成,每段嵌入1个LED。

如图17所示,每段LED是单独发光,所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。

计算机组成原理实验-运算器实验报告

计算机组成原理实验-运算器实验报告
F=00110100
当A=10000000,B=00110010时
F=01111111
(5)S3S2S1S0=1101时,F=A加1。例如:
当A=00110101,B=00110101时,F=00 Nhomakorabea10110
当A=11100011,B=00100010时
F=11100100
F=00100000,FC灯亮,表示有进位
(3)S3S2S1S0=1011时,F=A减B。例如:
当A=00110101,B=00110101时,
F=00000000
当A=01011011,B=00111010时
F=00100001
(4)S3S2S1S0=1100时,F=A减1。例如:
当A=00110101,B=00110101时,
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
(1)S3S2S1S0=0000时,F=A,例如:
当A=00010101,B=01101001时
F=00010101;
当A=01011000时,B=01011110时
当A=11000011,B=00111100时
F=00000000
(4)S3S2S1S0=0011时,F=A+B。例如:
当A=00110101,B=11001010时,
F=11111111
当A=01011011,B=11000101时
F=11011111
(5)S3S2S1S0=0100时,F=/A。例如:
F=00011101
当A=01000111,B=00000101时

计算机组成运算器实验报告

计算机组成运算器实验报告

计算机组成运算器实验报告《计算机组成运算器实验报告》摘要:本实验旨在通过实验操作,深入理解计算机组成原理中的运算器部分。

通过对运算器的组成结构和工作原理进行研究和实验,加深对计算机内部运算过程的理解。

一、实验目的1. 了解运算器的基本组成结构和工作原理;2. 掌握运算器的逻辑运算和算术运算的实现方法;3. 通过实验操作,加深对计算机组成原理中运算器部分的理解。

二、实验设备1. 计算机组成原理实验箱;2. 逻辑门、加法器、寄存器等实验器件;3. 万用表、示波器等实验仪器。

三、实验内容1. 运算器的基本组成结构及功能分析;2. 运算器的逻辑运算和算术运算实验操作;3. 运算器的工作原理分析及实验验证。

四、实验结果与分析通过实验操作,成功实现了运算器的逻辑运算和算术运算,并对其工作原理进行了深入分析。

实验结果表明,运算器的逻辑运算和算术运算均能够按照设计要求进行,符合计算机组成原理中的相关理论知识。

五、实验结论通过本实验,加深了对计算机组成原理中运算器部分的理解,掌握了运算器的基本组成结构和工作原理,并成功实现了相关实验操作。

这对于进一步深入学习计算机组成原理和计算机系统结构具有重要意义。

六、实验感想本实验让我对计算机组成原理中的运算器部分有了更深入的理解,也增强了我对计算机内部运算过程的认识。

通过实际操作,我对计算机组成原理的相关知识有了更加直观的认识,对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。

通过本次实验,我对计算机组成原理中的运算器部分有了更深入的理解,也增强了我对计算机内部运算过程的认识。

通过实际操作,我对计算机组成原理的相关知识有了更加直观的认识,对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。

计算机组成原理全部实验

计算机组成原理全部实验

计算机科学技术系王玉芬2012年11月3日基础实验部分该篇章共有五个基础实验组成,分别是:实验一运算器实验实验二存储器实验实验三数据通路组成与故障分析实验实验四微程序控制器实验实验五模型机CPU组成与指令周期实验实验一运算器实验运算器又称作算术逻辑运算单元(ALU),是计算机的五大基本组成部件之一,主要用来完成算术运算和逻辑运算。

运算器的核心部件是加法器,加减乘除运算等都是通过加法器进行的,因此,加快运算器的速度实质上是要加快加法器的速度。

机器字长n位,意味着能完成两个n位数的各种运算。

就应该由n个全加器构成n位并行加法器来实现。

通过本实验可以让学生对运算器有一个比较深刻的了解。

一、实验目的1.掌握简单运算器的数据传输方式。

2.掌握算术逻辑运算部件的工作原理。

3. 熟悉简单运算器的数据传送通路。

4. 给定数据,完成各种算术运算和逻辑运算。

二、实验内容:完成不带进位及带进位的算术运算、逻辑运算实验。

总结出不带进位及带进位运算的特点。

三、实验原理:1.实验电路图图4-1 运算器实验电路图2.实验数据流图图4-2 运算器实验数据流图3.实验原理运算器实验是在ALU UNIT单元进行;单板方式下,控制信号,数据,时序信号由实验仪的逻辑开关电路和时序发生器提供,SW7-SW0八个逻辑开关用于产生数据,并发送到总线上;系统方式下,其控制信号由系统机实验平台可视化软件通过管理CPU来进行控制,SW7-SW0八个逻辑开关由可视化实验平台提供数据信号。

(1)DR1,DR2:运算暂存器,(2)LDDR1:控制把总线上的数据打入运算暂存器DR1,高电平有效。

(3)LDDR2:控制把总线上的数据打入运算暂存器DR2,高电平有效。

(4)S3,S2,S1,S0:确定执行哪一种算术运算或逻辑运算(运算功能表见附录1或者课本第49页)。

(5)M:M=0执行算术操作;M=1执行逻辑操作。

(6)/CN :/CN=0表示ALU运算时最低位加进位1;/CN=1则表示无进位。

《计算机组成原理》实验1寄存器试验,2运算器试验

《计算机组成原理》实验1寄存器试验,2运算器试验

《计算机组成原理》实验1寄存器试验,2运算器试验实验指导书课程:计算机组成原理实验教师:班级:第⼀章系统概述1.1 实验系统组成第⼆章基础模块实验实验⼀寄存器实验实验⽬的:熟悉试验仪各部分功能。

掌握寄存器结构、⼯作原理及其控制⽅法。

实验内容:利⽤实验仪开关区上的开关sk23-sk16提供数据,其它开关做为控制信号,将数据通过DBUS写⼊OUT 寄存器,并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。

实验原理:实验箱⽤74HC273 来构成寄存器。

(1)74HC273的功能如下:(2)实验箱中74HC273的连接⽅式:(3)实验逻辑框图12、打开实验仪电源,按CON单元的nRST按键,系统复位;如果EXEC键上⽅指⽰灯不亮,请按⼀次EXEC键,点亮指⽰灯,表⽰实验仪在运⾏状态。

3、利⽤开关和控制信号将数据通过DBUS写⼊OUT寄存器,并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。

并写出将数据5FH写⼊OUT寄存器的操作过程。

实验⼆运算器实验实验⽬的:了解运算器的组成结构;掌握运算器的⼯作原理和控制⽅法。

实验内容:利⽤实验仪提供的运算器,通过开关提供数据信号,将数据写⼊寄存器A和寄存器B,并⽤开关控制ALU的运算⽅式,验证运算器的功能。

实验原理:(1)实验逻辑框图:信号说明:IN0~IN7:ALU数据输⼊信号ALU_D0~ALU_D7:ALU数据输出信号:寄存器A写信号,低电平有效。

当T1节拍信号到来,该信号有效时,IN0~IN7数据可以写⼊寄存器A。

:寄存器B写信号,低电平有效。

当T2节拍信号到来,该信号有效时,IN0~IN7数据可以写⼊寄存器B。

:ALU计算结果读出信号,当T3节拍信号到来,该信号有效时,ALU计算结果送往ALU_D0~ALU_D7。

S3~S0,CN_I:ALU运算控制信号,控制ALU的运算⽅法。

T1,T2,T3:三个节拍信号,⾼电平有效,由con区的uSTEP按键控制,在运⾏状态时,依次按下uSTEP 键会依次发出T1、T2、T3节拍。

计算机组成原理—运算器实验

计算机组成原理—运算器实验

计算机组成原理—运算器实验计算机组成原理实验报告实验⼀运算器实验⼀、实验⽬的1、掌握简单运算器的数据传输⽅式。

2、验证运算功能发⽣器(74LS181)及进位控制的组合功能。

⼆、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算数逻辑运算单元的运⽤。

三、实验原理实验中所⽤的运算器原理如下图(初略图)。

其中运算器由两⽚74LS181以并、串形式构成8位字长的ALU。

运算器的输出经过⼀个三态门(74LS245)和数据总线连接,运算器的两个数据输⼊端分别由两个锁存器(74LS273)锁存,锁存器的输⼊已连接到数据总线,数据开关(INPUT UNIT)已和数据总线连接,⽤来显⽰数据总线内容。

本实验装置的控制线(CTR-IN UNIT)应与(CTR-OUT UNIT)连接,数据总线、时序电路(TIME UNIT)产⽣的脉冲信号(他-听)、P(1)、P(2)、P(3)本实验装置已连接,(CLK UNIT)必须选择⼀档合适的时钟,其余均为电平控制信号(HC-UNIT)。

进⾏实验时,⾸先按动位于本实验装置右中侧的复位按钮,使系统进⼊初始待命状态,在LED显⽰器闪动出现“P”的环境下,按动增址命令键使LED显⽰器⾃左向右第⼀位显⽰提⽰符“H”,表⽰本装置已进⼊⼿动单元实验状态,在该状态下按动单步命令建,即可获得实验所需的单脉冲信号,⽽各电平控制信号位于LED显⽰器左⽅的K25-K0⼆进制数据开关来模拟。

注意:在进⾏⼿动实验时,必须先预置开关点电平:/Load=1,/CE=1,其余开关控制信号电平均置为0。

四、实验连接1、⼋位运算器控制信号连接:位于实验装置左上⽅的控制信号(CTR-INUNIT)中的(S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B)与位于实验装置右中⽅的(CTR-IN UNIT)、左下⽅INPUT-UNIT中的(/SW-B)右上⽅CTR-IN (/ALU-B)作对应连接,实验装置中上⽅信号Cn+4与Cn+4I相连。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

成绩:
计算机原理实验室实验报告
课程:计算机组成原理
姓名:袁通
专业:软件工程
学号:152056136
日期:2017年6月
太原工业学院
计算机工程系
实验一:运算器实验
实验环境PC机+Win 2007(旗舰版+proteus仿真器实验日

2017.6.6
一.实验内容
[基本要求]
1.熟悉proteus仿真系统
2.设计并验证4位算数逻辑单元的功能
[扩展要求]
1.实现8位二进制算数逻辑单元
[思考内容]
思考单总线,双总线和三总线结构在设计上的异同
二.理论分析或算法分析
(1)理论分析:ALU能进行多种算术运算和逻辑运算。

4位ALU-74LS181能进行16种算术运算和逻辑运算,功能表如下所示:
工作选择逻辑运算(M=1)算术运算(M=0)
S3 S2 S1 S0 逻辑运算CN=1(无进位)CN=0(有进位)
0 0 0 0 F=/A F=A
F=A加1
0 0 0 1 F=/(A+B) F=(A+B)
F=(A+B)加1
0 0 1 0 F=(/A)B F=A+/B
F=(A+/B)加1
0 0 1 1 F=0
F=0
F=负1(补码形式)
0 1 0 0 F=/(AB)
F=A加A(/B) F=A加A/B加1
0 1 0 1 F=/B
F=(A+B)加A/B F=(A+B)加A/B加1
0 1 1 0
F=A⊕B F=A减B减1 F=A减B
F=A(/B)
0 1 1 1 F=A/B
F=A(/B)减1
1 0 0 0 F=/A+B
F=A加AB F=A加AB加1
1 0 0 1
F=/( A⊕B) F=A加B F=A加B加1
1 0 1 0 F=B
F=(A+/B)加AB F=(A+/B)加AB加1
F=AB
1 0 1 1 F=AB
F=AB减1
1 1 0 0 F=1
F=A加A F=A加A加1
1 1 0 1 F=A+/B
F=(A+B)加A F=(A+B)加A加1
1 1 1 0 F=A+B
F=(A+/B)加A F=(A+/B)加A加1
F=A
1 1 1 1 F=A
F=A减1
三.实现方法(含实现思路、程序流程图、实验电路图和源程序列表等)
(1)设计并验证4位算数逻辑单元的功能: ALU-74LS181引脚说明:M=1逻辑运算,M=0算术运算
(2)74LS181的A3 A2 A1 A0,B3 B2 B1 B0作为输入端口,分别输入二进制数值,然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作,通过改变控制端口的操作来观察输出结果的不同。

(3)实现输入输出锁存
输入设备数据开关经一个三态门(74LS273)和数据总线相连。

输出设备经一锁存器(74LS273)实现,盖锁存起的输入端和数据总线相连,输出端以二进制的形式输出结果。

实验电路如下图所示:
引脚
说明
M 状态控制端
M=1逻辑运算;M=0算术运算。

S3 S2 S1 S0运算选择控制 S3 S2 S1 S0决定电路执行哪一种算术 A3 A2 A1 A0 运算数1,引脚3为最高位 B3 B2 B1 B0 运算数2,引脚3为最高位 Cn 最低位进位输入
Cn=0有进位,Cn=1无进位;
Cn+4本片产生的进位信号 Cn+4=0有进位,Cn+4=1无进位; F3 F2 F1 F0
F3 F2 F1 F0运算结果,F3为最高位
四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等)
(一)
1.基本实验
验证74LS181型4位ALU的逻辑算术功能,填写下表(下表中的“/”表示求反):
S3S2 S1S0 A3A2A1A
B3B2B1B0 算术运算(M=0)逻辑运算
(M=1)
CN=1(无进
位)
CN=0(有进位)
1001 0001 1001
F=A加B(图
1)F=A加B加1(图
2)
F=/(A⊕B)(图
3)
图1 图2 图3
2.扩展实验 扩展电路图:
实验结果验证
S0S 1 S2S 3 数据A 数据B 算术运算(M=0)
逻辑运算 (M=1) CN=1(无进位) CN=0(有进位)
1001
00011001
00011001 F=00110010 (图1) F=00110011 (图2)
F=11111111 (图3)
图1 图2
图3
(二)思考问题:思考单总线,双总线和三总线结构在设计上的异同
1. 单总线结构:只有一条系统总线,所有部件通过系统总线接入。

各大部件都连接在单一的一组总线上,故将这个单总线称为系统总线。

2. 双总线结构:在单总线的基础上增加一条专用于CPU和主存之间的数据传送通路。

这种结构保持了单总线系统简单、易于扩充的优点,但又在CPU和主存之间专门设置了一组高速的存储总线,使CPU可通过专用总线与存储器交换信息,减轻了系统的负担。

3. 三总线结构:在双总线系统的基础上增加I/O总线形成的。

其中,系统总线是CPU、主存和通道(IOP)之间进行数据传送的公共通道,而I/O总线是多个外部设备与通道之间进行数据传送的公共通道。

五.结论
通过这次实验的完成,我学会了系统的应用,以及怎样绘制一个74LS181的寄存器,从而在寄存器中实验算数运算的过程。

完成了本次实验要求的设计并验证了4位算数逻辑单元、实现输入输出锁存、实现8位算数逻辑单元的实验内容。

虽然这是计算机组成原理的第一个实验,但是经过老师的示范基本熟悉了整个实验系统的基本结构,了解了寄存器的添加和绘制,最重要的是通过实验掌握了运算器工作原理,熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。

经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。

相关文档
最新文档