3D闪存将优先于RRAM技术进入市场
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
3D闪存将优先于RRAM技术进入市场
基于金属氧化物的非挥发性存储器──电阻式RAM(RRAM),在11nm 节
点前不可能进入市场;在此之前,堆叠式浮闸NAND 闪存相对较具潜力,而且
很可能会朝向2~4Tbit 的独立型整合芯片发展,IMEC 研究所存储器研究专案
总监Laith Altimime 说。
Altimime 揭示了闪存发展蓝图,并展示在17nm 节点采用垂直8 层堆叠,从传统浮闸闪存转换到所谓的SONOS 闪存。
他声称在14nm~11nm 节点堆叠数量还可增加到16 层。
而RRAM 要进入实际应用,也必须拥有类似的堆叠架构
才能在市场上竞争。
SONOS 全名为Silicon Oxide Nitride Oxide Silicon(硅-氧- 氮化硅-氧-硅)。
IMEC 已经和主要的存储器制造商,包括尔必达(Elpida)、海力士(Hynix)、
美光科技(Micro)和三星(Samsung)等,就闪存和后续的存储器技术展开合作。
但这份名单中显然缺少了东芝(Toshiba)。
目前所提出的存储器晶体管堆叠均为独立芯片(monolithic),但未来除了芯片堆叠外,也可能会在封装阶段进行。
IMEC 表示,RRAM 必须注意11nm 节点后与闪存发展蓝图的交会点
针对RRAM,IMEC 主要瞄准基于铪/氧化铪的材料。
Altimime 表示,他们之
前研究过这些材料,目前这些材料展现出非常精确的层状架构设计,最佳化了DC/AC 电气性能,并具备良好的R-off 到R-on 比。
IMEC 也认为它具有良好的
开关机制,这与晶格中的氧空穴(oxygen vacancies)运动有关。
在今年六月的VLSI 技术研讨会中,来自IMEC 的研究团队就
SiO2/HfSiO/NiSi 材料分析了RRAM 的热丝性能(filament properties),展示如何依照可藉由量子力学传导模型而量化的热丝性质在高电阻状态实现最小电流。