外延工艺-SYGJPIE
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
液相外延（LPE， Liquid Phase Epitaxy）：衬底在液相 中，液相中析出的物质并以单晶形式淀积在衬底表面 的过程。此法广泛应用于 III-V族化合半导体的生长； 原因是化合物在高温下易分解，液相外延可以在较低 的温度下完成。
外延的分类：
固相外延（SPE， Solid Phase Epitaxy）：半导体单晶上的非晶
生成固态物质和气体副产物，固态物淀积。
(d) 气态副产物和未反应的反应剂扩散通过界
面边界层。 (e) 进入主气流里，并离开系统
边界层：又称滞留层，主气流区与硅片表面之 间气流速度受扰动 的气体薄层
化学气相沉积的优点： ①好的台阶覆盖能力 ②填充高的深宽比间隙的能力 ③好的厚度均匀性 ④高纯度、高密度 ⑤可控制的化学组分 ⑥高度的结构完整性和低的膜应力。 ⑦好的电学特性 ⑧对衬底材料或下层膜有好的粘附性
雾状表面缺陷 ①雾圈 ②白雾
①雾圈 ②白雾
③残迹
④花雾
③残迹
④花雾
37
角锥体：又称三角锥或乳突
减少外延层缺陷的方法：
1、仔细地抛光、清洗硅衬底，做到表面光洁度好、清洁、
无划痕和损伤、无沾污。 ； 2、采用超纯石墨基座，最好采用CVD涂覆碳化硅的石墨基 座，以减少来源于基座的金属杂质影响。 ； 3、对外延用衬底C和O含量进行控制； 4、对外延衬底进行外吸除； 5、要减少金属杂质对外延片的沾污,首先要对各种沾污源 进行控制和防护。例如选用低金属含量的衬底;加强衬底硅片 的清洗,经常对外延基座和反应室进行ＨＣｌ高温腐蚀处理等。
层在低于该材料的熔点或共晶点温度下，通过退火等手段,在单 晶衬底上生长出新的单晶层的过程。固相外延衬底温度低，杂 质扩散小，有利于制造突变掺杂界面的外延层。
分子束外延（MBE，Molecular Beam Epitaxy）：在超高真空条
件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以 很高的速度直接射到衬底表面，并在其上形成外延层的技术。 特点：生长时衬底温度低，外延膜的组分、掺杂浓度以及分布 可以实现原子级的精确控制。
太高还会导致杂质的扩散加重。
二、生长速率与反应剂浓度的关系 硅的气相外延多利用硅氯化物 SiHxCl4-x ( x = 0、1、2、3 ) 与 H2 的反应来淀积单晶硅 。反应气体分子中氯原子数越少 ，
所需的化学反应激活能就越小，反应温度就越低。最早使用的
是 SiCl4，激活能为 1.6 ~1.7 eV，反应温度在 1150oC 以上。现在
限制了这种效应。然而，过渡区
受到气相中的掺杂剂的进入作用 的控制。被特意引入的原子时， 形成了自掺杂尾巴(图中的B区)。 由于高浓度的埋层很快就 被轻掺杂的材料所覆盖，自掺杂效应中止，所期望的浓度也 达到了。
减轻无意掺杂的措施
1、降低外延温度；
2、在HCl刻蚀之后采用一个低温吹气的工艺以保证刻蚀时
（2）无意掺杂
固态外扩散--高温时杂质原子从衬底扩散到正在 生长的薄膜中。
杂质分布曲线:（其中N（x）=N1 (x) + N2 (x) ）
固态外扩散和自掺杂可被认为是增加了过渡层(从掺杂的衬 底到均匀掺杂层)的厚度。 在接近衬底处，衬底的固态扩
散是优势效应，形成一个较宽的
过渡剖面(图中的A区)。相对于扩 散运动来说，快的薄膜生长速率
缺陷种类: a.存在于衬底中并延伸到外延层中的位错；
b.衬底表面的析出杂质或残留的氧化物，
吸附的碳氧化物导致的层错；
c.外延工艺引起的外延层中析出杂质； d.与工艺或与表面加工(抛光面划痕、损伤)，碳沾污等有关，
形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘)；
e.衬底堆垛层错的延伸； 这些缺陷源于：a)反应室的沾污；b)硅片的预处理；c)衬底 的不完美性。 值得一提的概念是外延层的晶体质量不会超过衬底的质量。 因而在硅片预处理时必须非常小心。
一、位错
外延膜中位错的产生有几种机制，包括：
a)衬底中的位错线到达衬底表面时增殖进入正在生长的薄
膜。(位错多的衬底导致了位错多的薄膜。因而应当采用无位错
的衬底材料)； b)在薄膜和衬底之间存在着大的晶格参数的差异(例如， 衬底重掺杂而外延层轻掺杂)，这导致了失配位错。外延膜中靠 近衬底处形成的失配位错释放了这种失配； c)由超过硅的屈服强度的热应力引 起，并造成滑移位错-slip。
在双极晶体管（电路）中的应用
• 高阻的外延层可提高集电结的击穿电压 • 低阻的衬底（或埋层）可降低集电极的串联电阻
在CMOS器件（电路）中的应用
• 高减小PNPN寄生闸流管效应 • 降低漏电流
外延的分类：
①按工艺分类：
气相外延（VPE， Vapor Phase Epitaxy ）：硅的主要 外延工艺，利用硅的气态化合物或者液态化合物的蒸 汽，在加热的硅衬底表面和氢发生反应或自身发生分 解还原出硅。
ks hg Cg J R N ks hg N
式中，Cg 代表主气流中的反应剂浓度，
N 表示单位体积的薄膜含有的硅原子
的数量，对于硅，N的值为5×1022原子/厘米3 Hg 表示气相质量运输系数， Ks表示化学表面反应速率。 此公式显示了沉积速率正比于气体浓度
一、生长速率与温度的关系 当温度较低时，hg >> ks ，生长速率由表面反应速率常数 ks 决定 ；当温度较高时，hg << ks ，生长速率由气相质量转移系 数 hg 决定。
二、层错 由于原子排列次序发生错乱而产生的缺陷；产生原因包括： a)衬底上微小的表面台阶； b)衬底上或反应室本身的杂质,如颗粒，衬底上残留的氧 化层。 层错形貌分为单线，开口， 正三角形，套叠三角形和其他组 态
三、表面缺陷 1.云雾状表面
外延片表面呈乳白色条纹，在光亮处肉眼可以看到。
一般由于氢气纯度低，含水过多，或气相抛光浓度过大， 生长温度太低等引起的。 2. 角锥体（hillock）：又称三角锥或乳突。形状像沙丘， 用肉眼可以看到。
生 长 速 率
多晶 单晶
0
腐蚀 反应剂浓度
定义气体的超饱和度为
pSi pSi p p Cl Feed Cl Eq
当 为正时发生外延生长，当 为负时发生硅的腐蚀。
三、生长速率与气体流速的关系 气体流速将影响滞流层（边界层）的厚度。滞流层平均厚
1966年Grove建立了一个简单的CVD淀积速率模型；虽然 简单，但Gvove模型解释了CVD过程中的许多现象并准确地预 测了薄膜淀积速率。将CVD过程简化成两个部分： 1）气相过程（反应剂在边界层中的输运） 2）表面过程（反应剂在表面的化学反应） 根据次模型，外延膜的生长速率 R 可表为：
ks hg Cg J R N ks hຫໍສະໝຸດ N度与气体流速之间的关系是
1 v0
一般的外延工艺条件下，生长速率由气相质量转移系数 hg 决定，生长速率随气体流速的增加而增加。但当气体流速很大 时，滞流层厚度很薄，hg 变得很大，使外延生长由反应剂输运
限制过渡到化学反应速率限制，这时生长速率由化学反应速率
常数 ks 决定而与气体流速的关系不大。
形成一种新的材料，沉积到基体表面上。
化学气相沉积的主要过程，大致分五个主要
步骤：
主气流区
(a) 反应剂从主气流区以扩散方式通过边界层 到达硅片表面。 （主气流区：又称平流，气体流速不变；） (b)反应剂被吸附到硅表面
boundary layer界面边界层
(c) 吸附原子（分子）在衬底发生化学反应，
普遍使用的是 SiH2Cl2 ，激活能为 0.3 ~ 0.6 eV。
此处以SiCl4 为例，来说明生长速率与反应剂浓度的关系。
所有的氯硅烷都有相似的反应途径，先通过同质反应产生 气态的次生反应物 SiCl2 和 HCl，然后再发生以下可逆反应 SiCl2 + H2 Si + 2 HCl
以 SiCl4 为例，当反应剂浓度较低时 ，SiCl2 和 HCl 的浓度
升而增加，而磷和砷的掺入量却随外延温度的上升而下降。 另外，由于掺杂剂和硅之间存在竞
争反应，对生长速率也会产生一定的
影响。例如，当进行砷的高浓度掺杂 时，大量的砷会占据表面位置而阻碍 硅的正常生长，但自身又不成膜。
（2）无意掺杂
无意掺杂又分为自掺杂与固态外扩散。 自掺杂 -- 衬底杂质通过蒸发和衬底的腐蚀而进入 滞流层，然后再进入外延膜中。 气相自掺杂也能起因于从硅片的边缘和背面蒸发 出来的原子以及从覆盖了重掺杂材料的支架蒸发出来 的原子。
都较低 ，正向反应占优势，进行外延生长，生长速率随反应剂
浓度的提高而加快 。由于 HCl 浓度比 SiCl2 浓度提高得更快 ， 当反应剂浓度达到某值时，生长速率达到最大，之后随反应剂 浓度的提高而变慢。当反应剂浓度继续提高到某值时，逆向反 应占优势，发生对硅的腐蚀，且腐蚀速率随反应剂浓度的提高
而加快。 生长速率太快也会导致形成多晶层。
外延掺杂
（1）有意掺杂
按器件对外延导电性和电阻率的要求，在外延的
同时掺入适量的杂质，这称为有意掺杂。
典型的掺杂剂通常为氢化物： 例如：N型为PH3 、 AsH3 P型为B2H6 都剧毒
（1）有意掺杂 对于杂质来说，也存在气相质量输运限制和化学反应速率
限制，只是情况更为复杂。例如，硼的掺入量随外延温度的上
被涉及的掺杂剂被带出系统；
3、两步外延法； 4、用 SiO2、Si3N4、多晶硅等封闭衬底背面和基座； 5、尽量选用扩散系数低和蒸汽压低的杂质做衬底的掺杂
杂质（例如以锑代替砷(高蒸气压)或磷(高扩散率)) ；
6、采用低压外延。
外延缺陷
外延生长时会产生某些缺陷，这些缺陷将直接或间接导致 集成电路的失效。
外延掺杂
外延缺陷
外延工艺简述
Epi—外延含意是在单晶衬底上，按衬底晶向生长 一层新的单晶薄膜的工艺技术。 应用: ①双极器件与电路： 轻掺杂的外延层--较高的击穿电压； 重掺杂的衬底降低集电区的串联电阻。 ②CMOS电路： a.避免了闩锁效应； b.降低漏电流； c.外延Si表面损伤小。
CVD基础
化学气相沉积（Chemical vapor deposition)简称 CVD技术，指把含有构成薄膜元素的气态反应剂或液 态反应剂的蒸气及反应所需其它气体引入反应室，在
衬底表面发生化学反应生成薄膜的过程。
简单说，就是将两种或两种以上的气态原材料导
入到一个反应室内，然后他们相互之间发生化学反应，
气相外延生长的热动力学
气相外延（Vapor-Phase Epitaxy , VPE）是集成电 路制造工艺中最普遍使用的外延工艺，实际是一种高 温 CVD 工艺。 与 CVD 工艺相同，气相外延过程也可分为5个连 续的步骤。反应气体从反应室入口处向硅片附近输运， 通过同质反应生成系列次生分子，次生分子扩散穿过 滞流层到达硅片表面并被吸附，在硅片表面发生异质 反应生成单晶硅，气体副产物解吸附并被排出系统。
②按材料分类
同质外延：外延层与衬底的材料相同，如
Si上外延Si，GaAs上外延GaAs；
异质外延：外延层与衬底的材料不相同，如
Si上外延SiGe 或 SiGe上外延Si；
③按压力分类
常压外延（ATM） ；
低压（减压）外延：40-60torr;（RP）
外延的反应步骤：
a. 加热并通入HCL吹扫反应器基座。 b. 冷却到850度并把干净的硅片装 入反应室。 c. 充入氢气并赶走氮气。 d. 加热到氢气烘烤温度以除去自然 氧化层。 e. 冷却到沉积温度 f. 引入硅原料和掺杂剂以沉积所要 的薄膜 g. 吹入氢气以去除硅原料和掺杂剂， 冷却，降温到850度,unload wafer。 h. 吹走氢气并重新充入氮气。 取出硅片。
?外延工艺简述专业资料在双极晶体管电路中的应用?高阻的外延层可提高集电结的击穿电压?低阻的衬底或埋层可降低集电极的串联电阻专业资料在cmos器件电路中的应用?高减小pnpn寄生闸流管效应?降低漏电流专业资料外延的分类
外延工艺 -理论
Jerry
提要
外延工艺简述 CVD基础 气相外延生长的热动力学
c.外延工艺引起的外延层中析出杂质； d.与工艺或与表面加工(抛光面划痕、损伤)，碳沾污等有关，
形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘)；
e.衬底堆垛层错的延伸； 这些缺陷源于：a)反应室的沾污；b)硅片的预处理；c)衬底 的不完美性。 值得一提的概念是外延层的晶体质量不会超过衬底的质量。 因而在硅片预处理时必须非常小心。
实际生产中外延温度在高温区，生长速率由气相质量转移
系数 hg 决定，这时温度的微小变动不会对生长速率造成显著的
影响，因此外延对温度控制精度的要求不是太高。
在高温区进行外延生长时，到达硅片表面的硅原子有足够 的能量和迁移能力，可在硅片表面运动而到达晶格位置，从而
外延出单晶薄膜。温度太低或太高，都会形成多晶薄膜。温度
外延的分类：
固相外延（SPE， Solid Phase Epitaxy）：半导体单晶上的非晶
生成固态物质和气体副产物，固态物淀积。
(d) 气态副产物和未反应的反应剂扩散通过界
面边界层。 (e) 进入主气流里，并离开系统
边界层：又称滞留层，主气流区与硅片表面之 间气流速度受扰动 的气体薄层
化学气相沉积的优点： ①好的台阶覆盖能力 ②填充高的深宽比间隙的能力 ③好的厚度均匀性 ④高纯度、高密度 ⑤可控制的化学组分 ⑥高度的结构完整性和低的膜应力。 ⑦好的电学特性 ⑧对衬底材料或下层膜有好的粘附性
雾状表面缺陷 ①雾圈 ②白雾
①雾圈 ②白雾
③残迹
④花雾
③残迹
④花雾
37
角锥体：又称三角锥或乳突
减少外延层缺陷的方法：
1、仔细地抛光、清洗硅衬底，做到表面光洁度好、清洁、
无划痕和损伤、无沾污。 ； 2、采用超纯石墨基座，最好采用CVD涂覆碳化硅的石墨基 座，以减少来源于基座的金属杂质影响。 ； 3、对外延用衬底C和O含量进行控制； 4、对外延衬底进行外吸除； 5、要减少金属杂质对外延片的沾污,首先要对各种沾污源 进行控制和防护。例如选用低金属含量的衬底;加强衬底硅片 的清洗,经常对外延基座和反应室进行ＨＣｌ高温腐蚀处理等。
层在低于该材料的熔点或共晶点温度下，通过退火等手段,在单 晶衬底上生长出新的单晶层的过程。固相外延衬底温度低，杂 质扩散小，有利于制造突变掺杂界面的外延层。
分子束外延（MBE，Molecular Beam Epitaxy）：在超高真空条
件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以 很高的速度直接射到衬底表面，并在其上形成外延层的技术。 特点：生长时衬底温度低，外延膜的组分、掺杂浓度以及分布 可以实现原子级的精确控制。
太高还会导致杂质的扩散加重。
二、生长速率与反应剂浓度的关系 硅的气相外延多利用硅氯化物 SiHxCl4-x ( x = 0、1、2、3 ) 与 H2 的反应来淀积单晶硅 。反应气体分子中氯原子数越少 ，
所需的化学反应激活能就越小，反应温度就越低。最早使用的
是 SiCl4，激活能为 1.6 ~1.7 eV，反应温度在 1150oC 以上。现在
限制了这种效应。然而，过渡区
受到气相中的掺杂剂的进入作用 的控制。被特意引入的原子时， 形成了自掺杂尾巴(图中的B区)。 由于高浓度的埋层很快就 被轻掺杂的材料所覆盖，自掺杂效应中止，所期望的浓度也 达到了。
减轻无意掺杂的措施
1、降低外延温度；
2、在HCl刻蚀之后采用一个低温吹气的工艺以保证刻蚀时
（2）无意掺杂
固态外扩散--高温时杂质原子从衬底扩散到正在 生长的薄膜中。
杂质分布曲线:（其中N（x）=N1 (x) + N2 (x) ）
固态外扩散和自掺杂可被认为是增加了过渡层(从掺杂的衬 底到均匀掺杂层)的厚度。 在接近衬底处，衬底的固态扩
散是优势效应，形成一个较宽的
过渡剖面(图中的A区)。相对于扩 散运动来说，快的薄膜生长速率
缺陷种类: a.存在于衬底中并延伸到外延层中的位错；
b.衬底表面的析出杂质或残留的氧化物，
吸附的碳氧化物导致的层错；
c.外延工艺引起的外延层中析出杂质； d.与工艺或与表面加工(抛光面划痕、损伤)，碳沾污等有关，
形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘)；
e.衬底堆垛层错的延伸； 这些缺陷源于：a)反应室的沾污；b)硅片的预处理；c)衬底 的不完美性。 值得一提的概念是外延层的晶体质量不会超过衬底的质量。 因而在硅片预处理时必须非常小心。
一、位错
外延膜中位错的产生有几种机制，包括：
a)衬底中的位错线到达衬底表面时增殖进入正在生长的薄
膜。(位错多的衬底导致了位错多的薄膜。因而应当采用无位错
的衬底材料)； b)在薄膜和衬底之间存在着大的晶格参数的差异(例如， 衬底重掺杂而外延层轻掺杂)，这导致了失配位错。外延膜中靠 近衬底处形成的失配位错释放了这种失配； c)由超过硅的屈服强度的热应力引 起，并造成滑移位错-slip。
在双极晶体管（电路）中的应用
• 高阻的外延层可提高集电结的击穿电压 • 低阻的衬底（或埋层）可降低集电极的串联电阻
在CMOS器件（电路）中的应用
• 高减小PNPN寄生闸流管效应 • 降低漏电流
外延的分类：
①按工艺分类：
气相外延（VPE， Vapor Phase Epitaxy ）：硅的主要 外延工艺，利用硅的气态化合物或者液态化合物的蒸 汽，在加热的硅衬底表面和氢发生反应或自身发生分 解还原出硅。
ks hg Cg J R N ks hg N
式中，Cg 代表主气流中的反应剂浓度，
N 表示单位体积的薄膜含有的硅原子
的数量，对于硅，N的值为5×1022原子/厘米3 Hg 表示气相质量运输系数， Ks表示化学表面反应速率。 此公式显示了沉积速率正比于气体浓度
一、生长速率与温度的关系 当温度较低时，hg >> ks ，生长速率由表面反应速率常数 ks 决定 ；当温度较高时，hg << ks ，生长速率由气相质量转移系 数 hg 决定。
二、层错 由于原子排列次序发生错乱而产生的缺陷；产生原因包括： a)衬底上微小的表面台阶； b)衬底上或反应室本身的杂质,如颗粒，衬底上残留的氧 化层。 层错形貌分为单线，开口， 正三角形，套叠三角形和其他组 态
三、表面缺陷 1.云雾状表面
外延片表面呈乳白色条纹，在光亮处肉眼可以看到。
一般由于氢气纯度低，含水过多，或气相抛光浓度过大， 生长温度太低等引起的。 2. 角锥体（hillock）：又称三角锥或乳突。形状像沙丘， 用肉眼可以看到。
生 长 速 率
多晶 单晶
0
腐蚀 反应剂浓度
定义气体的超饱和度为
pSi pSi p p Cl Feed Cl Eq
当 为正时发生外延生长，当 为负时发生硅的腐蚀。
三、生长速率与气体流速的关系 气体流速将影响滞流层（边界层）的厚度。滞流层平均厚
1966年Grove建立了一个简单的CVD淀积速率模型；虽然 简单，但Gvove模型解释了CVD过程中的许多现象并准确地预 测了薄膜淀积速率。将CVD过程简化成两个部分： 1）气相过程（反应剂在边界层中的输运） 2）表面过程（反应剂在表面的化学反应） 根据次模型，外延膜的生长速率 R 可表为：
ks hg Cg J R N ks hຫໍສະໝຸດ N度与气体流速之间的关系是
1 v0
一般的外延工艺条件下，生长速率由气相质量转移系数 hg 决定，生长速率随气体流速的增加而增加。但当气体流速很大 时，滞流层厚度很薄，hg 变得很大，使外延生长由反应剂输运
限制过渡到化学反应速率限制，这时生长速率由化学反应速率
常数 ks 决定而与气体流速的关系不大。
形成一种新的材料，沉积到基体表面上。
化学气相沉积的主要过程，大致分五个主要
步骤：
主气流区
(a) 反应剂从主气流区以扩散方式通过边界层 到达硅片表面。 （主气流区：又称平流，气体流速不变；） (b)反应剂被吸附到硅表面
boundary layer界面边界层
(c) 吸附原子（分子）在衬底发生化学反应，
普遍使用的是 SiH2Cl2 ，激活能为 0.3 ~ 0.6 eV。
此处以SiCl4 为例，来说明生长速率与反应剂浓度的关系。
所有的氯硅烷都有相似的反应途径，先通过同质反应产生 气态的次生反应物 SiCl2 和 HCl，然后再发生以下可逆反应 SiCl2 + H2 Si + 2 HCl
以 SiCl4 为例，当反应剂浓度较低时 ，SiCl2 和 HCl 的浓度
升而增加，而磷和砷的掺入量却随外延温度的上升而下降。 另外，由于掺杂剂和硅之间存在竞
争反应，对生长速率也会产生一定的
影响。例如，当进行砷的高浓度掺杂 时，大量的砷会占据表面位置而阻碍 硅的正常生长，但自身又不成膜。
（2）无意掺杂
无意掺杂又分为自掺杂与固态外扩散。 自掺杂 -- 衬底杂质通过蒸发和衬底的腐蚀而进入 滞流层，然后再进入外延膜中。 气相自掺杂也能起因于从硅片的边缘和背面蒸发 出来的原子以及从覆盖了重掺杂材料的支架蒸发出来 的原子。
都较低 ，正向反应占优势，进行外延生长，生长速率随反应剂
浓度的提高而加快 。由于 HCl 浓度比 SiCl2 浓度提高得更快 ， 当反应剂浓度达到某值时，生长速率达到最大，之后随反应剂 浓度的提高而变慢。当反应剂浓度继续提高到某值时，逆向反 应占优势，发生对硅的腐蚀，且腐蚀速率随反应剂浓度的提高
而加快。 生长速率太快也会导致形成多晶层。
外延掺杂
（1）有意掺杂
按器件对外延导电性和电阻率的要求，在外延的
同时掺入适量的杂质，这称为有意掺杂。
典型的掺杂剂通常为氢化物： 例如：N型为PH3 、 AsH3 P型为B2H6 都剧毒
（1）有意掺杂 对于杂质来说，也存在气相质量输运限制和化学反应速率
限制，只是情况更为复杂。例如，硼的掺入量随外延温度的上
被涉及的掺杂剂被带出系统；
3、两步外延法； 4、用 SiO2、Si3N4、多晶硅等封闭衬底背面和基座； 5、尽量选用扩散系数低和蒸汽压低的杂质做衬底的掺杂
杂质（例如以锑代替砷(高蒸气压)或磷(高扩散率)) ；
6、采用低压外延。
外延缺陷
外延生长时会产生某些缺陷，这些缺陷将直接或间接导致 集成电路的失效。
外延掺杂
外延缺陷
外延工艺简述
Epi—外延含意是在单晶衬底上，按衬底晶向生长 一层新的单晶薄膜的工艺技术。 应用: ①双极器件与电路： 轻掺杂的外延层--较高的击穿电压； 重掺杂的衬底降低集电区的串联电阻。 ②CMOS电路： a.避免了闩锁效应； b.降低漏电流； c.外延Si表面损伤小。
CVD基础
化学气相沉积（Chemical vapor deposition)简称 CVD技术，指把含有构成薄膜元素的气态反应剂或液 态反应剂的蒸气及反应所需其它气体引入反应室，在
衬底表面发生化学反应生成薄膜的过程。
简单说，就是将两种或两种以上的气态原材料导
入到一个反应室内，然后他们相互之间发生化学反应，
气相外延生长的热动力学
气相外延（Vapor-Phase Epitaxy , VPE）是集成电 路制造工艺中最普遍使用的外延工艺，实际是一种高 温 CVD 工艺。 与 CVD 工艺相同，气相外延过程也可分为5个连 续的步骤。反应气体从反应室入口处向硅片附近输运， 通过同质反应生成系列次生分子，次生分子扩散穿过 滞流层到达硅片表面并被吸附，在硅片表面发生异质 反应生成单晶硅，气体副产物解吸附并被排出系统。
②按材料分类
同质外延：外延层与衬底的材料相同，如
Si上外延Si，GaAs上外延GaAs；
异质外延：外延层与衬底的材料不相同，如
Si上外延SiGe 或 SiGe上外延Si；
③按压力分类
常压外延（ATM） ；
低压（减压）外延：40-60torr;（RP）
外延的反应步骤：
a. 加热并通入HCL吹扫反应器基座。 b. 冷却到850度并把干净的硅片装 入反应室。 c. 充入氢气并赶走氮气。 d. 加热到氢气烘烤温度以除去自然 氧化层。 e. 冷却到沉积温度 f. 引入硅原料和掺杂剂以沉积所要 的薄膜 g. 吹入氢气以去除硅原料和掺杂剂， 冷却，降温到850度,unload wafer。 h. 吹走氢气并重新充入氮气。 取出硅片。
?外延工艺简述专业资料在双极晶体管电路中的应用?高阻的外延层可提高集电结的击穿电压?低阻的衬底或埋层可降低集电极的串联电阻专业资料在cmos器件电路中的应用?高减小pnpn寄生闸流管效应?降低漏电流专业资料外延的分类
外延工艺 -理论
Jerry
提要
外延工艺简述 CVD基础 气相外延生长的热动力学
c.外延工艺引起的外延层中析出杂质； d.与工艺或与表面加工(抛光面划痕、损伤)，碳沾污等有关，
形成的表面锥体缺陷(如角锥体、圆锥体、三棱锥体、小丘)；
e.衬底堆垛层错的延伸； 这些缺陷源于：a)反应室的沾污；b)硅片的预处理；c)衬底 的不完美性。 值得一提的概念是外延层的晶体质量不会超过衬底的质量。 因而在硅片预处理时必须非常小心。
实际生产中外延温度在高温区，生长速率由气相质量转移
系数 hg 决定，这时温度的微小变动不会对生长速率造成显著的
影响，因此外延对温度控制精度的要求不是太高。
在高温区进行外延生长时，到达硅片表面的硅原子有足够 的能量和迁移能力，可在硅片表面运动而到达晶格位置，从而
外延出单晶薄膜。温度太低或太高，都会形成多晶薄膜。温度