数字电路基础_D05-02时序逻辑电路的分析

5.2时序逻辑电路的分析
分析时序逻辑电路，就是要找出输出信号在输入信号和时钟信号作用下的变化规律。

5.2.1
同步时序逻辑电路的分析
[例5-2-1]分析图5-2-1所示时序逻辑电路的逻辑功能，输入变量To ＝l ，写出其激励函数，状态方程和输出函数。

画出状态转换表、状态转换图及时序波形图。

解 :①分析逻辑电路图
首先，明确时钟驱动情况，是同步还是异步时序逻辑电路。

分析每个触发器的触发方式，分清输入变量和输出变量、组合电路和记忆电路部分。

图5-2-1所示的触发器都由同一时钟直接驱动，所以为同步时序逻辑电路。

C 为输出变量，TO ＝l 为输入变量，与门G1、G2、G3为组合电路，Fo 、Fl 、F2、F3为接成T 型的JK 触发器，均为下降沿触发。

②写出各触发器的激励函数
如果CP 是由该时序逻辑电路内部形成的，还应写出各触发器CP 端的激励函数。

本例中各触发器的激励函数为： To ＝1
n
Q T 01= n n Q Q T 012= n n n Q Q Q T 0123=
③写出相应的状态方程及输出函数
根据触发器的类型写出相应的特性方程，然后将激励函数代入，求出状态方程。

T 触发器特性方程为:T Q Q
n n ⊕=+1
，故得状态方程：
n
n n n n n n n n n n n n n n n n n Q Q Q Q T Q Q Q
Q Q T Q Q
Q Q T Q Q Q T Q Q 0
12333130
122212
111110
0010⊕=⊕=⊕=⊕=⊕=⊕==⊕=++++
Q n
是在下一个CP 来到之前，即现在(t n 时刻)触发器状态，以后的分析中为了简单，可以将n 去掉。

待下一个CP 来到后(t n+1时刻)触发器将转换成次态Q n+1。

输出函数：C = Q 3Q 2Q 1Q 0
④状态转换表(状态转换真值表)
该电路输入变量To ＝1为常量，因此电路的次态和输出只取决于电路的原态。

设电路的原态为Q 3Q 2Q 1Q 0 =0000，当时钟CP 的第一个下降沿来到后，代人其状态方程和输出函数
得到：01
3=+n Q , 012
=+n Q , 011=+n Q , 110=+n Q 填入表5-2-l 中，将这一结果作为新的原态，即Q 3Q 2Q 1Q 0 =0001；当时钟CP 的第二个下降沿来到后，重新代人状态方程和输出函数，又得到一组新的次态和输出值，填入表
5-2-1。

当 Q 3Q 2Q 1Q 0＝1111时，次态01
3=+n Q , 01
2
=+n Q , 011=+n Q , 01
0=+n Q ，返
回了最初的设定状态 0000。

如果再继续分析下去，就会按前面的变化顺序反复循环。

通常还需检查一下状态转换表是否包含了电路所有可能出现的状态。

Q 3Q 2Q 1Q 0共有16
种组合状态，已全部包含在表5-2-l 中。

⑤ 状态转换图
同第四章分析触发器状态转换图一样，以圆圈表示电路的状态。

该电路共有16种状态 的组合，故画出16个圆圈，以箭头表明状态转移的，方向，在箭头旁注明了状态转移前的输入值及输出值。

习惯上将输出值写在斜线下，输入值写在斜线上。

输入To ＝1为常量，输出为C,见图5-2-1为了更直观地分析时序逻辑电路的功能，将输入信号和各触发器的现态、次态，与输出信号的关系用图的形式表示，即为状态转换图。

⑥时序图
在时钟脉冲作用下，电路状态、输出状态随时间变化的波形图称为时序图。

可以由状
态表、状态图或触发器的触发特性画出时序图，如图5—2—3所示。

若计数脉冲的频率为fo，则Qo、Ql、Q2、Q3端输出信号的频率顺序为fo/2、fo/4、fo/8, fo/16。

故图5-2-l所示逻辑电路可作2、4、8、16分频器用。

分频比(分频系数)定义如下：
分频比＝输入脉冲频率／输出脉冲频率
如果将图5-2-l作为分频器使用时，C为输出端。

分频比＝输入脉冲频率(CP)／输出脉冲频率(C)＝16
⑦逻辑功能
由上述分析可知，每经过16个时钟脉冲后，电路的状态循环变化一次，该电路有对时钟信号计数的功能。

C 经过16个时钟脉冲后才为1，所以这是一个十六进制计数器；C 的输出就是进位脉冲。

由表5-2-1可知，Q 3Q 2Q 1Qo 刚好按二进制的规律递加，故也将图5—2—1所示的时序逻辑电路叫做同步二进制加法计数器。

同步二进制加法计数器逻辑电路有如下特点：触发器分别转换成T 触发器，TO ＝1，然后按021Q Q Q T i i i ∙∙∙=--作内部进位连接；进位输出端021Q Q Q C i i i ∙∙∙=--；计数脉冲同步驱动各触发器的时钟输人端。

图5-2-1所示为同步二进制加法计数器集成电路的主干电路。

5.2.2
时序逻辑电路的一般分析步骤
由上例分析归纳出时序逻辑电路的一般分析步骤如下： ①观察逻辑电路图；
②求激励函数、状态方程、输出函数； ③作状态表、状态因、时序波形图； ④描述逻辑功能。

实际上根据具体要求，可省去某些步骤； 5.2.3 异步时序，逻辑电路的分析
[例5-2-2]分析图5-2-4所示电路的逻辑功能，写出电路的状态方程、输出函数，画出电路的状态转换图。

触发器和门电路均为TTL 电路。

解: 图5-2-4中所示的触发器由不同的时钟信号控制，故为异步时序逻辑电路。

只有触发器的时钟信号触发有效时，该触发器的状态才会发生变化。

如果触发器的时钟信号无效，触发器将保持原状态不变。

触发器为TTL 电路,JK 端悬空相当于接逻辑“l ”电平。

根据逻辑电路图，可写出激励函数： Jo ＝Ko ＝1 J 1＝3Q , K l ＝ l
J 2 ＝ K 2 = 1
J 3=Q 1Q 2 , K3＝1
代入JK 触发器的特性方程。

得状态方程；
]
[]
[][]
[3321132212
113110010↓=↓=↓=↓=++++CP Q Q Q Q CP Q Q
CP Q Q Q CP Q Q n n n n
由于是异步时序逻辑电路，所以在状态方程后面附加提示符号[CP ↓]，表明只有在这个触发器的CP 端有脉冲下降沿时，其状态方程才成立。

否则，触发器保持原态不变。

输出函数：C ＝QoQ 3
为了方便地画出状态转换图；需列出状态转换表。

表中除了考虑触发器的原态、次态外，还应考虑不同触发器时钟的有效状态外，需要考虑何时出现时钟CPl 、CP2的下降沿。

状态转换表如表5-2-2所示。

图5—2—4所示逻辑电路有4个触发器，应有16种状态组合，我们将另外6 种状态依次填入表，据状态方程求得其次态，方法同上。

依状态转换表画出状态转换图，如图5-2-5所示。

由状态转换图可看出其逻辑功能：
从初态0000开始，统计输入脉冲的个数，当输入第10个时钟脉冲时，C＝l，到输入第11个时钟脉冲时，又恢复到初态0000，故可用该电路计一位十进制数，该电路称为异步十进制计数器。

由状态转换图引入两个概念。

(1)有效状态和偏离状态
图中0000*1001这10个状态是有用的计数状态，称为有效状态。

这10个有效状态自成闭合环，计数器不论从哪个有效状态开始，输入10个计数脉冲后都会返回到开始的状态，完成一次计数状态的循环。

这种闭合循环称为有效循环。

1010～llll是无用状态，计数器每计到1001时，总是跳过这六组状态而直接转换到0000。

这些无用状态称为偏离状态。

正常工作时偏离状态不会出现，只有在刚给计数第按通电源，或计数时受到强干扰，才有可能偏离有效状态，进入偏离状态。

(2)自启动特性
当计数器进入偏离状态1010时，经过两个时钟脉冲后，进入有效循环中的0100。

该电路中所有偏离状态都能自动返回有效循环，不需外加复0(置1)负脉冲的作用，则称该时序逻辑电路具有自启动特性。

常用的时序逻辑电路有寄存器、计数器、序列信号发生器等，它们可以由单个触发器组成，也可以由集成电路产品实现。

集成电路产品是为了使用方便，将触发器集成在一块
芯片上，制成集成的标准化产品。

下面将重点介绍集成电路产品逻辑功能的表示及应用。