课课程设计(3-8),led译码显示器

PIO16
PIO17 PIO18 PIO19 PIO20 PIO21 PIO22
30
31 32 33 36 37 38
对应显示： “B”
电路模式为： “6”
4个键输入： “1011”
对应显示： “5”
电路模式为： “6”
4个键输入： “0101”
（附加内容：用例化语句按下图方式，以16进 制计数器和 LED 显示译码器为底层元件，完成 顶层文件设计。 tmp是 4 位总线， led 是 7 位总线 。对于引脚锁定，建议选电路模式 6，用数码 8 显示译码输出，用键 3作为时钟输入（每按 2次 键为1个时钟脉冲），或直接接时钟信号 clock0(126脚)。
a f e d g b
c
。。。。。。。
高 电 平 时 发 光
低 。。。。。。。 . 电 平 时 . a b c d e f g 发 共阳极接法 共阴极接法 光
a b c d e f g
返回
。
前一页 后一页
2. 七段译码显示器 二 十 进 制 代 码
4位
Q0 Q1 Q2 Q3
1 0 0 1
译 码 器
仿真结果完全正确！
输入信号设 置结束！
仿真结果
引脚锁定
可选择数码管5 显示译码输出 数码管7段 引脚名PIO16 到PIO22！
输入A的最 高位：A（3） 输入A的次 高位：A（2） 输入A的次 低位：A（1） 输入A的最 低位：A（0）
选择实验板上 插有的目标器件
A（3）的引 脚名为PIO13
态
表
输 出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1
显示 数码 0 1 2 3 4 5 6 7 8 9 返回
1、掌握组合逻辑电路的原理图输入设计方法。 2、掌握Max+PlusII软件的基本操作与应用。 3、了解可编程器件的设计过程。 二、设计步骤： （一）设计输入： （二）电路的编译与适配 （三）电路仿真与时序分析 （四）管脚的重新分配与定位： （五）器件下载编程
7段数码显示译码器设计
输 出 信 号 LED7S 的7位分别接数码 管的7个段，高位 在左，低位在右 。 例 如 当 LED7S 输 出 为 “ 1101101” 时 ， 数码管的7个段： g、 f、 e、d、 c、 b 、 a 分别接 1 、 1 、 0、 1、1、 0、1 ；接有高电平的 段发亮，于是数
D
A1
返回
A0
S
工作原理：（以A0A1= 00为例）
总 线
前一页 后一页
脱离总线
数 据
三态门
EA
三态门
EB
三态门
EC
三态门
ED
D C 全为“1” A B 当S 0 时， 0 Y 0 Y1 Y 2 Y 3 A0 0 译码器工作， A 1 0 2-4 线译码器 输出低电平 S 有效。
返回
前一页 后一页
（3）设计内容1：16进制7段数码显示译码器设
计,在MAX+plusII上对其进行编辑、编译、综合 、适配、仿真，给出其所有信号的时序仿真波形 （提示：用输入总线的方式给出输入信号仿真数 据）。
（4）设计内容2：引脚锁定及硬件测试。选实验
箱电路模式6，用数码8显示译码输出（PIO46PIO40），键8/7/6/5四位控制输入，硬件验证译 码器的工作性能。
引线排列图
返回
前一页 后一页
CT74LS139型译码器
139功能表
输 入 S A1 A0 1 0 0 0 0 0 1 0 1 0 0 1 1 输 Y3 Y2 1 1 1 1 1 1 1 0 0 1 出 Y1 Y0 1 1 1 0 0 1 1 1 1 1
双 2/4 线译码器
A0、A1是输入端
返回
前一页 后一页
写出逻辑表达式
Y0=A B C
Y1=A B C Y2=A B C Y3=A B C
Y4=A BC
Y5=A B C Y6=A B C Y7=A B C
返回
前一页 后一页
Y0 0 &
Y1 &
0
Y2 0 &
Y3 &
1
Y4 &
0
Y5 0 &
Y6 &
0
Y7 &
0
. . .
. . .1
..
LED7S(0)
LED7S(1) LED7S(2 ) LED7S(3) LED7S(4) LED7S(5) LED7S(6)
PIO40
PIO41 PIO42 PIO43 PIO44 PIO45 PIO46
87
88 89 90 91 92 95
引脚对应情况
实验板位置 1、键8： 译码器信号 A3 通用目标器件引脚名 PIO13 目标器件EP1K30TC144引脚号 27
CT74LS139型译码器
U CC 2 S 2 A0 2 A1 2Y0 2Y1 2Y2 2Y3
16 15 14 13 12 11 10 9 双 2/4 线译码器 A0、A1是输入端 Y0~Y2是输出端 S 是使能端
74LS139
1 2 3 4 5 6 7 8
1S 1 A0 1 A1 1Y0 1Y1 1Y2 1Y3GND
1 A
. . . . . . . .. . . . 0 0
1 1
0
.
.
.
.
.
.
.
.
.
.
逻辑图
B
1
C
1
返回
前一页 后一页
例：利用译码器分时将采样数据送入计算机
总 线
ED
三态门
EA
三态门
EB
三态门
EC
三态门
C A B 当S 0 时， Y 0 Y1 Y 2 Y 3 译码器工作， 2-4线译码器 输出低电平 有效。
（5）实验报告：根据以上的实验内容写出实验 报告，包括程序设计、软件编译、仿真分析、硬 件测试和实验过程；设计程序、程序分析报告、 仿真波形图及其分析报告。
只需选择观察 输入和输出 总线信号即可
注意仿真区 域时间坐标！
然后用鼠标 点击这里
首先用鼠标 拖黑一段
输入“4”，表示 总线A输入 “0100”
Y0~Y2是输出端
S 是使能端
S = 0时译码器工作
输出低电平有效
返回
前一页 后一页
二-十进制显示译码器
在数字电路中，常常需要把运算结果用 十进制显示出来，这就要用显示译码器。 二 十 进 制 代 码
译 码 器
驱 动 器
显 示 器
返回
前一页 后一页
1. 半导体数码管 由七段发光二极管构成
例： 共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1
2、键7：
3、键6： 4、键5：
A2
A1 A0
PIO12
PIO11 PIO10
26
23 22
5、数码管5的 a 段
5、数码管5的 b 段 5、数码管5的 c 段 5、数码管5的 d 段 5、数码管5的 e 段 5、数码管5的 f 段 5、数码管5的 g 段
LED7S0
LED7S1 LED7S2 LED7S3 LED7S4 LED7S5 LED7S6
编码器
前一页 后一页
把二进制码按一定规律编排，使每组代 码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。
n 位二进制代码有 2n 种组合，可以表示 2n
个信息；
返回
前一页 后一页
二进制编码器
将输入信号编成二进制代码的电路。
高 低 电 平 信 号
2n个
n位
编码器
二 进 制 代 码
返回
(共阴极)
1 1 1 1 0 1 1
a b 7个 c d e
f
g
返回
七段显示译码器状态表 七段显示译码器真值表
输 入
Q3 Q2 Q1 Q0 a
f g d
前一页 后一页
e
0 b 0 0 c 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
a 1 0 1 1 0 1 1 1 1 1
输 b c 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1
出 d e 1 1 0 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 1 0
f 1 0 0 0 1 1 1 0 1 1
g 0 0 1 1 1 1 1 0 1 1
设计一 组合逻辑３-８译码器的设计
组合逻辑３-８译码器的设计
图4.1-6
设计二 7段数码显示译码器设计
（1）设计目的：学习7段数码显示译码器设计；
学习 VHDL 的多层次设计方法
。
（ 2 ）设计原理： 7 段数码是纯组合电路，通常 的小规模专用IC，如74或4000系列的器件只能作 十进制BCD码译码，为了满足16进制数的译码显 示，最方便的方法就是利用译码程序在 FPGA/CPLD中来实现。设计7段BCD码译码器， 其输出信号LED7S的7位分别接数码管的7个段， 高 位 在 左 ， 低 位 在 右 。 例 如 当 LED7S 输 出 为 “ 1101101” 时，数码管的 7 个段： g 、 f 、 e 、 d 、 c 、 b 、 a 分别接 1 、 1 、 0 、 1 、 1 、 0 、 1 ；接有高电 平的段发亮，于是数码管显示“5”。
前一页 后一页
2
译码器和数字显示
译码是编码的反过程，它是将代码的组合 译成一个特定的输出信号。
二进制译码器 二 进 制 代 码
3位
8个
译码器
高 低 电 平 信 号
返回
前一页 后一页
例：三位二进制译码器（输出高电平有效）
状
输 入 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DECL7S IS PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) ; END ; ARCHITECTURE one OF DECL7S IS BEGIN PROCESS( A ) BEGIN CASE A IS WHEN "0000" => LED7S <= "0111111" ; WHEN "0001" => LED7S <= "0000110" ; WHEN "0010" => LED7S <= "1011011" ; WHEN "0011" => LED7S <= "1001111" ; WHEN "0100" => LED7S <= "1100110" ; WHEN "0101" => LED7S <= "1101101" ; WHEN "0110" => LED7S <= "1111101" ; WHEN "0111" => LED7S <= "0000111" ; WHEN "1000" => LED7S <= "1111111" ; WHEN "1001" => LED7S <= "1101111" ; WHEN OTHERS => NULL ; END CASE ; END PROCESS ; END ;
引脚名对应 的引脚号
引脚对应情况
实验板位置 1、键8： 译码器信号 A(3) 通用目标器件引脚名 PIO13 目标器件EP1K30TC144引脚号 27
2、键7：
3、键6： 4、键5：
A(2 )
A(1) A(0)
PIO12
PIO11 PIO10
26
23 22
5、数码管8的 a 段
5、数码管8的 b 段 5、数码管8的 c 段 5、数码管8的 d 段 5、数码管8的 e 段 5、数码管8的 f 段 5、数码管8的 g 段