基于CMOS工艺的低相噪宽带压控振荡器设计
基于CMOS工艺的低相噪宽带压控振荡器设计
电容 管 的噪声 ，Ｌ 回路热 噪声 四个 和尾 电流 的波 峰将会 重合 。此刻 ， ｃ
本文分析了提出了一种压控振荡 大方面 。通过使用 高Ｑ 的 电感 电容 振荡器 的输 出相位对 注入 的噪声 电 值
器 的噪声优化方法 。然后利用Ｃ Ｏ Ｔ 可 以降低Ｌ 回路 的热 噪声 。引入 电 流呈 现 不敏 感状 态 ， 同时Ｉ Ｆ 最 ＭＳ ｃ Ｓ值
控振 荡器 ，最后在Ｃ ｄ ｎ ｅ ａ ｅ ｃ 软件 中完 直接 流入Ｌ 谐 振 回路 ， 因此降低 它 电流注 入ＮＬ 回路中 。Ｖ ０ Ｃ Ｃ Ｃ 的相位 噪
成 了版 图后仿真 。 们 是难 度 很大 的 。根据 Ｈ ｊ ｍ ｒ ａ ｉ ｉ 和 声被大 大 降低 了 。大 电容Ｃ 的取 值 ｐ
中心 频 率 １ ８ Ｈ ，频 偏 为６ ０ ｈ ｎ ｍ ｒａ ｍ ｔ ｄ ｆｒ ｈｒ ｔ ｉ ｔ ｎ ．Ｇｚ ０ ｋ ｚ ｕ ｅｃｌ ｅ ｏ ｓｏ ａ ｃ ｒ ａｏ ” ｉ ｈ ｃ ａ ｅｚ ｉ
Ｃ ＝ Ｃ 。电感选用 正方形片 上螺旋 处 ，相位 噪声为一 ２ ｄ ｃ Ｈ ，在 频 ＩＥ Ｔａｓ Ａ — ｐ５— ４ ｌ ２０・ ２ ２０ １ １Ｂ ／ ｚ Ｅ Ｅ ｒ ・ Ｓ ｐ ６５ ７ｆａ ００ ｎＣ Ｉ ６ｌｙ 电感 。高 品质 因素韵 电感可 以大幅 偏 １ Ｈ 时 ，相位 噪声 达 到 了一 ３ Ｍｚ １５ 优化 相位 噪触 ，减少 功 ｄ ｃ Ｈ ，完成 了 Ｂ／ ｚ 声设计要求 。 ：
２压控振荡器 的电路设计 ．
２ １电路构 噪声 必须使 得它 的截止 频率低 于二次 谐 ｅ提
的表达式可 以表示成为 ：
＝１１ １ ０９ ０ ・
波 的频 率 ，该 电容 为高频 谐波提 供
振 荡器要 实现 宽频带 的调节 ， 主 要可 以选 择环 路振 荡器或 者是Ｌ ｃ 振 荡器 。环路 振荡器 虽然 调节 范 围
低相位噪声压控振荡器设计
基金项目:湖南省自然科学基金资助项目(05JJ30115)低相位噪声压控振荡器设计贺勇1,曾健平2,文华峰2,谢海情2(11长沙理工大学电气与信息工程学院,长沙410076;21湖南大学物理与微电子科学学院,长沙410082)摘要:分析了LC 压控振荡器(VCO)相位噪声,通过改进电路结构,采用PMOS 和NMOS 管做负阻管,在尾电流源处加入电感电容滤波,优化电感设计,设计了一种高性能压控振荡器。
采用TSMC 0118L m IP6M C MOS RF 工艺,利用Cadence 中的Spectre RF 工具对电路进行仿真。
在电路的偏置电流为6mA 、电源电压V DD =118V 时,输入控制电压为018~118V,输出频率变化为1129~1151GHz,调谐范围为1219%,相位噪声为-13414dBc/Hz@1MHz,功耗仅为1018mW 。
关键词:压控振荡器;相位噪声;电感电容滤波;互补MOS 中图分类号:TN752 文献标识码:A 文章编号:1003-353X (2007)11-0992-03Design of a Low -Phase -Noise VCOHE Yong 1,ZENG Jian -ping 2,WEN Hua -feng 2,XIE Ha-i qing 2(11College o f Electrica l &In formation Enginee rin g ,Changsha University of Science an d Technology ,Changsha 410076,China;21College o f Physics an d Mic r oeletronics Science,Hunan Un iversity ,Changsha 410082,China)Abstract:Acc ording to the analysis of the phase noise of LC VCO,a kind of high perfor mance VCO wasdesigned through reforming the structure of the circuit.PMOS and NMOS were used as ne gative resistances together in this circuit.LC was used for noise filtering in the tail current source.Inductance was optimized.The circuit was designed in TSMC 0118L m IP6M CMOS RF process,and simulated by the spectre RF in Cadence at supply voltage of 118V.The current source is 6mA,and the ra nge of c ontr ol volta ge is 018)118V.The output frequency is 1129)1151G Hz,and tuning range is up to 1219%.Phase noise is -13414dB c/Hz at an offset of 1MHz.The static power of the circuit is only 1018m W.Key words:VCO;phase noise;LC filter;C MOS1 引言随着无线通信技术的迅速发展,射频集成电路(RFIC)在蜂窝式个人通信系统、无线局域网(WLAN )、卫星通信系统、全球定位系统中有着广泛的应用。
1.8GHz宽带低相位噪声CMOS压控振荡器设计
ＭＨｚ Ｔ ｅｐ ｗ ｒ ｏ ｓｍｐｉｎｏ ｅｃ ｃ ｉ ｗ ｓ９ ３ ． ｈ ｏ ｅ ｎｕ ｔ ｆ ｈ ｉ ｕｔ ａ ． ６ｍＷ（ ． ｃ ｏ ｔ ｒ １ ８Ｖ×５ ２ｍＡ） ． ．
Ｋｅ ｒ ：ＶＣＯ ； ｗｉｃ ｎ — ａ ａ ｉａ ｃ ｒ ａ ＬＣ ｏｓ ｉ ｅ ； ａ ｅ ｎ ｉｅ ｙ ｗｏ ｄｓ ｓ ｔｈｉ ｇ ｃ ｐ ｃｔ ｎ ｅａ ｒ ｙ； ｎ ｉｅ ｆｌ ｒ ｐｈ ｓ ｏ ｓ ｔ
维普资讯
第 ３ ４卷 第 ６期 ２ ００ ７ 年 ６ 月
湖
南
大
学
学
报 （自 然 科 学 版 ）
Ｖｏ ． ４． ． Ｉ３ Ｎｏ ６
Ｊ ｕｎ ｌ ｆ ｎｎＵｎｖｒｉ （ ａｕａ Ｓ ｉ ｃｓ ｏ ｒａ ｏ ａ ｉｅ ｔ Ｎ ｔｒｌ ｃ ｎｅ） Ｈｕ ｓｙ ｅ
（ ｏｌ ｅｏ ｈ ｓ ｓａ ｄ Ｍｉ ｏ ｌ ｔ ｎ ｓ ｉ ｃ 。 ｕ ａ ｉｖ Ｃ ａ ｇ ｈ 。 ｎ ｎ ４ ０ ８ 。 ｈｎ ） Ｃ ｌ ｇ ｆ ｙ ｉ ｎ ｃ ｅ ｃｒ ｉ ｅ ｅ Ｈ ｎ ｎ Ｕｎ 。 ｈ ｎ ｓ ａ Ｈｕ ａ １ ０ ２ Ｃ ｉａ ｅ Ｐ ｃ ｒ ｅ ｏ ｃＳ ｎ ｃ
Ａｂ ｔ ａ ｔ Ｉ ｄ ｒ ｔ ｏ ｖ ｈｅ ｃ ｔ ａ ｉ ｔ ｅ ｗｅ ｎ ｐ ｓ ｏ ｓ ｎ ｕ ｎ ａ ｇ ｓｒ ｃ ： ｎ ｏｒ ｅ ｏ ｓ ｌ ｅｔ ｏｎ ｒ ｄ ｃ ｉ ｂ ｔ ｅ ｈａ ｅ ｎ ｉｅａ ｄ ｔ ｎｉ ｇ ｒ ｎ ｅ，ａ １． ｏｎ ８ＧＨｚｐ ｅ ｅ ｓ ｉ ｉｃ ｗｉｅ ｌ ｎ— ｅ ｒ ＶＣＯ ｓｄ ｓｇｎ ｄ ｂ ｓ ｄ ｏ ｈｅ ｓｒ ｔ ｒ ｆｃ ｍｂ ｎａ ｉｎ ｏ ｗｉｃ ｎｇ ｃ ｐａ ｉａ ｅ ａ ｒ ｙ ａ ａ ｗａ ｅ ｉ ｅ ａ ｅ ｎ ｔ ｔｕｃ ｕ ｅ ｏ ｏ ｉ ｔｏ ｆｓ ｔ ｈｉ — ａ ｃｔ ｎｃ ｒａ ｎｄ ＬＣ ｏ ｓ ｉｔ ｒ ｎ ｉｅ ｆｌｅ ａ ｄ ｄ ｉ ｈｅ ｔ ｉ ｃ ｒ ｅ ｔ ｓ ｕ ｃ ｄ ｅ ｎ ｔ ａ ｌ ｕ ｒ ｎ ｏ ｒ ｅ．Ｔｈｅ ｃｒ ｕ ｔｗａ ｅ ｉ ｅ ｎ ＴＳＭ Ｃ ｉｃ ｉ ｓ ｄ ｓｇｎ ｄ ｉ ０．１ 肚ｍ １ ８ Ｐ６Ｍ ＣＭ ＯＳ ＲＦ ｏ ｅ ｓ ｎ ｐｒ ｃ ｓ ，ａ ｄ ｓｍｕｌｔ ｄ ｂｙ ｔ ｅ Ｓ ｃ ｒ ＲＦ ｎ Ｃａ ｎｃ ｄ ｒｓ ｐ ｌ ｏ ｔｇｅｏ ８ Ｖ ．Ｔｈ ｔ ｔｆ ｅ ｕ ｎ ｙ ｒ ｎ ｅ ｒ ｍ ４３ ｉ ａ ｅ ｈ ｐｅ ｔｅ ｉ ｄｅ ｅｕｎ ｅ ｕ ｐ ｙ ｖ ｌａ ｆ１． ｅｏｕ ｐｕ ｒ ｑ ｅ ｃ ａ ｇ ｄ ｆｏ １． ０ ＧＨｚｔ １ ｏ ２． ３４ ＧＨｚ ｎｄ ｔ ｕｎ ｎ ａ ｅ ｗａ ｏ ３ 。ａ ｈｅ ｔ ｉ ｇ ｒ ｎｇ ｓｕｐ ｔ ９％ ．Ｔｈｅｐｈ ｓ ｏ ｓ ｓ 一 １ １ Ｂｃ Ｈｚａ ｎ ｏ ｆｅ ｆ１ ａ ｅ ｎ ｉｅ ｗａ ３ ｄ ／ ｔａ ｆｓ ｔｏ
基于CMOS工艺的低相位噪声LC压控振荡器
基于CMOS工艺的低相位噪声LC压控振荡器
张原;衣晓峰;洪志良
【期刊名称】《微电子学》
【年(卷),期】2006(36)2
【摘要】介绍了一种用于锁相环型频率合成器的单片集成LC压控振荡器。
该压控振荡器在传统的电路结构基础上进行了改进，在保证调谐范围的前提下，有效地降低了相位噪声。
压控振荡器使用了片上集成螺旋电感，采用中芯国际（SMIC）0．35μm 1P6M混合信号CMOS工艺。
测试结果表明，该压控振荡器的可调频率为303．55GHz，在3．55GHz中心频率附近的相位噪声达到-128dBe／Hz （600kHz），整个压控振荡器的工作电压为3．3V，工作电流为13mA。
【总页数】4页(P205-208)
【关键词】电感电容压控振荡器;相位噪声;频率合成器
【作者】张原;衣晓峰;洪志良
【作者单位】复旦大学专用集成电路和系统国家重点实验室
【正文语种】中文
【中图分类】TN432
【相关文献】
1.低相位噪声CMOS LC压控振荡器的设计与优化 [J], 郭雪锋;王志功;李智群
2.宽带CMOS LC压控振荡器设计及相位噪声分析 [J], 郭雪锋;王志功;李智群;唐路
3.CMOS工艺的低相位噪声LC VCO设计 [J], 李智群;王志功;张立国;徐勇
4.2.4GHz低相位噪声CMOS负阻LC压控振荡器设计 [J], 赵宇浩;陈军宁;吴秀龙;梅振飞;徐太龙;鲁士滨
5.基于0.35μm SiGe BiCMOS的2.5GHz低相位噪声LC压控振荡器的设计(英文) [J], 张健;陈立强;李志强;陈普峰;张海英
因版权原因，仅展示原文概要，查看原文内容请购买。
基于cmos工艺的压控振荡器设计与实现
基于CMOS工艺的压控振荡器（VCO）设计与实现涉及多个关键步骤。
以下是一种基本的实现方法：1. **确定规格和性能参数**：首先，要明确VCO的应用场景和性能参数要求，例如工作频率范围、调谐范围、相位噪声等。
这些参数将影响电路的具体设计。
2. **选择合适的工艺和器件模型**：CMOS工艺有多种类型，如NMOS、PMOS、CMOS等，每种工艺都有其特点和适用范围。
同时，需要选择合适的器件模型，以实现所需的电路性能。
3. **设计电路结构**：基于确定的规格和性能参数，开始设计VCO 的电路结构。
一种常见的VCO结构是LC振荡器，它由一个电感和一个电容组成，通过交叉耦合晶体管实现电压控制振荡。
4. **仿真与优化**：使用电路仿真工具对设计进行仿真，验证电路性能是否满足要求。
根据仿真结果，对电路设计进行优化，以改善性能参数。
5. **版图绘制与制作**：将优化后的电路设计转换为物理版图。
这一步需要使用专业的版图绘制工具，确保电路元件的尺寸、布局和布线满足工艺要求。
6. **芯片制造与测试**：将版图交付给半导体制造工厂进行生产，得到实际的芯片。
在制造过程中，需要进行质量控制和可靠性测试，以确保生产的芯片符合设计要求。
7. **测试与验证**：将制造好的芯片安装到电路板上，与外部测试设备连接，对VCO进行实际测试。
测试内容包括工作频率、调谐范围、相位噪声等，以确保其性能满足规格要求。
8. **反馈与改进**：根据测试结果，对设计进行反馈和改进，调整电路参数或优化工艺流程，以提高VCO的性能和可靠性。
基于CMOS工艺的压控振荡器设计与实现是一个迭代的过程，需要不断调整和优化设计以满足实际应用需求。
同时，还要关注制造过程中的质量控制和可靠性问题，以确保生产的芯片能够可靠地工作。
一种宽频低功耗低相位噪声的CMOS压控振荡器设计
一种宽频低功耗低相位噪声的CMOS压控振荡器设计基于SMIC0.18umCOMS工艺，设计一种宽频低功耗低相位噪声的压控，采纳差分LC振荡器，同时采纳堆积型MOS可变、缓冲电路及经改良的开关电容阵列，以降低功耗和相位噪声，由结果可知，电路频率调谐范围为2.5G～3.1G，频偏为1MHz时相位噪声分布在-118dBc/Hz～-122dBc/Hz，工作小于10mA，满足设计要求，可应用于DRM/DAB接收机。
DRM：全球数字广播系统（Digital Radio Mondiale）DAB：数字声音广播（Digital Audio Broadcasting），即欧洲Eureka-147系统，是有些国家用法于电台广播的一项数字技术。
1.VCO在接收中的应用VCO在系统中的位置1所示，它属于环路部分，前级为环路，后级为多模分频器和可编程分频器。
图1 VCO在DRM/DAB接收机中的位置环路滤波器将PFD（鉴相鉴频器）和CP（电荷泵）产生的控制经过滤波之后提供应VCO。
VCO按照控制电压（Vcon）和控制字(由I2C控制)产生相应频率的振荡信号，此振荡信号通过多模分频器器之后作为频率源提供应本地振荡器（LO），同时也通过可编程分频器反馈给PFD 和CP。
VCO输出的振荡信号的频率为PLL输入信号(PFD/CP的输入)频率的N倍（N为可编程分频器的分频比），即fout=Nfin。
2.电路设计2.1 VCO图2所示为VCO的总电路图，采纳经典的互补型差分耦合压控振荡器结构，并将尾电流去掉，使相位噪声性能得到显然提高。
M1和M2为NMOS 差分耦合对，M3和M4为PMOS差分耦合对，采纳互补型的差分耦合对更简单起振，具有功耗和振幅的优势，相位噪声也较小；开关电容阵列（SCA）用来拓宽频率调谐范围而又不使压控增益过大；SCA由控制字来控制，对谐振腔中的电容举行粗调。
可变电容用来在每一个控制字下对谐振腔中的电容举行细调。
一种基于CMOS工艺的差分低噪声放大器设计
ｓｆ ａｅ ｆ Ｄ Ａ ｖｎ ｅ ｅｉ ｙｔ ）Ａ ｄｎ ｏｃｍ ｎ ｓｕｃ ａｅ ａｈｏｔｕ ｎｄ ｐｏｅ ｏｔ ｒ Ｓ（ｄａ ｃｄＤ ｓ Ｓｓ ｍ ． ｄ ｉ ｔ ｏ ｍｏ－ｏ ｒ ｓ ｇｓｏｅｃ ｕｐ ｔ ｏｅｔ ｉ ｒｖ ｗ ｏＡ ｎ ｇ ｅ ｇｗ ｅｔ ｔ ｏｍ
ＭＡ ｅ ， Ｍ Ａ Ｔ ｅ￣ Ｉ ｌ， ｎ ＫＡＮＧ Ｙｉ ＹＡＮＧ ａ ｔ￣ Ｙｉ－ ｅ
（ ｃ ｅ ｃｏ ｉ ｓｔ ｅ Ｘｄａ ｎ ｅｓｙ Ｘ’ｎ Ｓ ａ ｘ ７０ ７， ｈ ａ Ｍｉｏ ｌ ｔ ｎ ｓＩ ｔｕ ， ｉ ｎＵ ｉ ｒｔ ｉ ， ｈ ｎ ｉ １０ １Ｃ ｉ ） ｒ ｅ ｒ ｃ ｎ ｉｔ ｉ ｖ ｉ， ａ ｎ
个基 于 Ｔ ＭＣ０２ ｉ ＭＯ Ｓ ． ａ Ｃ Ｓ工艺 的 ２５ Ｈ ５， ｍ ．Ｇ ｚ差分低噪声放 大器 ， 并通过增加共源端的方法对其进行 优化 。 达到较好 的 性能 ， 并实现版图设计 。
１２低噪 声放 大器 线性度 分析 ．
低噪声放大器必须在不 附加过多噪声放大信号 的同时 使接收信号保持线性 ，最普遍 的表征线性 度的参数 是 ｌＢ ｄ
ｄ ｆ ｒ ｎ ｉｌｌ ｗ ｎ ｉ ｍｐ ｉ ｅ ａ ｅ ｉ ｅ ｎ ｉ ｌｔ ｄ ｉ Ｓ ．５ａ Ｃ ｉ ｅ ｅ ｔ ｏ ｏｓ ａ ｌ ｉ ｒ ｗ ｓ ｄ ｓｇ ｄ ａ ｄ ｓ ｆ ａ ｅ ｆ ｎ ｍｕ ａｅ ｎ Ｔ ＭＣ Ｏ ２ ｉ ， ｍ ＭＯＳ ｐ ｏ ｅ ｓ ｂ ｅ ｎ ｔ ｅ ｒ ｃ ｓ ａ ｄ ｏ ｈ ｓ
关键词 ： 低噪 声放 大器； 功率增益 ； 噪声 系数 ； 线性度
中 图分 类 号 ： Ｎ ２ ． Ｔ ７ ２３ 文 献 标 识 码 ：Ａ 文 章 编 号 ：６ ２ ４ ４ （ ０ ）２ ０ ３ — ３ １７ — ６ Ｘ２ ７０ — ０ ６ ０ ０
宽频带低功耗CMOS压控振荡器设计
宽频带低功耗CMOS压控振荡器设计振荡器是现代电子设备中常见的重要电路，它可以产生稳定的频率信号。
在无线通信、射频识别、雷达等领域中，频率的稳定性对于系统性能至关重要。
因此，设计一种宽频带低功耗的压控振荡器（Voltage-Controlled Oscillator，简称VCO）成为了电路设计工程师的一项重要任务。
本文将介绍一种基于CMOS技术的宽频带低功耗VCO设计方案。
该设计方案采用了CMOS技术的优势，如低功耗、低成本和集成度高等特点。
首先，我们选择了一种适合宽频带设计的VCO拓扑结构。
该结构采用了MOS电容和MOS电感，在频率范围内具有较好的线性度和稳定度。
同时，为了减小功耗，我们采用了低功耗的CMOS电路设计，如采用细长型晶体管和适当的偏置电流。
其次，对于压控振荡器的频率调节特性，我们采用了电压控制的方式。
通过调整输入的电压信号，可以改变振荡器的频率输出。
为了实现宽频带的设计，我们采用了双电容调谐结构。
通过调节两个电容的大小，可以实现较大范围的频率调节。
为了进一步降低功耗，我们采用了一种自适应的电源调节电路。
该电路可以根据输入信号的强弱自动调节电源电压，以保持振荡器的稳定性。
此外，我们还采用了一种自动校准电路，可以根据环境温度和工作条件自动调整振荡器的参数，以提供更好的性能。
最后，我们通过仿真和实验验证了设计方案的可行性和性能。
仿真结果表明，该压控振荡器在宽频带范围内具有较好的线性度和稳定度。
实验结果也证明了设计方案的可行性和低功耗特性。
综上所述，本文介绍了一种基于CMOS技术的宽频带低功耗VCO设计方案。
该方案通过采用适合宽频带设计的VCO拓扑结构、电压控制的频率调节方式、自适应电源调节和自动校准等技术手段，实现了低功耗和宽频带的设计要求。
这一设计方案在现代电子设备中具有广泛的应用前景。
低噪声CMOS振荡器的设计
低噪声CMOS振荡器的设计低噪声CMOS 振荡器的设计丁虹（安庆师范学院物理与电⽓⼯程学院安徽安庆246011）指导⽼师：徐晓峰摘要：本论⽂是基于振荡器单⽚集成的问题，系统论述了单⽚射频电感电容压控振荡器的原理和实现⽅法，并且综合分析了在压控振荡器设计中影响其关键指标的因素，如相位噪声、调谐范围以及功耗等。
⾸先对线性时不变模型和线性相位时变相位噪声模型进⾏分析和总结的基础上，讨论电感电容压控振荡器的内在振荡机制，总结了振荡器设计和优化的⼀般步骤。
关键词：相噪声，CMOS 管，压控振荡器1、引⾔压控振荡器（VCO ）[8]在⽆线通信和时钟恢复电路中得到了⼴泛的应⽤，随着CMOS ⼯艺的不断进步，对VCO 性能的要求不断提⾼。
其中LC 振荡器具有较好的相噪性能和较低的耗能。
在同等功耗下,其相噪特性⼀般会优于CMOS 环形振荡器[3]20dB 左右,但⼀般较窄的频率调节范围容易导致输出频率不能落在预定的范围，同时由于⽚上电感占⽤⾯积⼤，不易集成等不⾜限制了它的应⽤。
相反，CMOS 环形振荡器在集成度、频率调节范围⽅⾯优势显著。
⽽且今年来随着CMOS ⼯艺技术的发展，通过仔细地设计也可以使CMOS 环形振荡器获得可以和LC 振荡器相⽐拟的噪声性能。
压控振荡器在锁相环电路[2]中是不可缺少的重要部分，也是锁相环内部最易受噪声影响的模块。
为了提供更⾼的计算能⼒和更宽的通信带宽，许多⾼性能⽚上系统的⼯作频率已经达到⼏GHZ ⾄⼏⼗GHZ 。
⼤量的数字逻辑门单元在同⼀个时钟沿进⾏打开和关断，这使得电源和衬底上的噪声⾮常⼤，是VCO 相位噪声的主要来源之⼀。
为了获得好的相位噪声性能，⽬前的很多研究都集中在⾼电源噪声抑制的压控振荡器设计上。
2、振荡器的基本原理2.1 振荡器理论及结构振荡器是许多电⼦系统的主要部分，应⽤范围从微处理器中的时钟产⽣到蓝⽛芯⽚中的载波合成。
由于各⾃的应⽤不同，导致它们的结构和性能参数有很⼤的差别，进⽽使得利⽤CMOS ⼯艺设计稳定、⾼性能的振荡器[1]就变得更加具有挑战性。
一种宽频低功耗低相位噪声的CMOS压控振荡器设计
一种宽频低功耗低相位噪声的CMOS压控振荡器设计
在现代通信系统中，宽带低功耗低相位噪声振荡器是非常重要的组成部分。
在本文中，我们将介绍一种基于CMOS技术的宽带低功耗低相位噪声振荡器设计。
在CMOS技术中，振荡器的核心是集成电路中的反馈环路。
我们采用射频CMOS技术进行设计，以实现低功耗、低相位噪声和高频率运算。
首先，我们选择使用压控振荡器（VCO）作为振荡器的核心。
VCO的输出频率由电压控制器调节，因此可以实现广泛的频率范围。
在设计中，我们采用了Cascode电流源作为VCO的关键元件。
Cascode电流源可以提供更高的输出电流，从而提高振荡器的频率范围。
基于这个设计，我们在VCO的输入端引入一个控制电压，控制电压的改变会影响VCO的输出频率。
为了提高性能，我们使用电荷泵技术来驱动这个控制电压。
在设计中，我们还采用了共模反馈电路来抑制振荡器的噪声。
共模反馈电路可以提高振荡器的稳定性，减少相位噪声。
除了这些关键组件，我们还采用了一些优化技术来进一步提高性能。
例如，我们可以采用共模电容技术来提高共模抑制比；使用电感元件来提高振荡器的Q值；使用镜像电流源来减小功耗等。
最后，我们需要对整个振荡器进行建模和仿真。
通过建立适当的电路模型，我们可以得到振荡器的频率、相位噪声和功耗等性能指标。
通过优化电路参数，我们可以进一步提高振荡器的性能。
总之，我们介绍了一种基于CMOS技术的宽带低功耗低相位噪声振荡器设计。
通过合理选择关键组件和采用优化技术，我们可以实现高性能的振荡器。
这种设计有望在各种通信系统中得到广泛应用。
低相噪宽带CMOS集成电感电容压控振荡器的分析与设计
上海交通大学硕士学位论文低相噪宽带CMOS集成电感电容压控振荡器的分析与设计姓名：***申请学位级别：硕士专业：电路与系统指导教师：***20080101低相噪宽带CMOS集成电感电容压控振荡器的分析与设计摘要近几年无线通信系统的快速发展推动了低成本、低功耗CMOS无线收发机的研究与开发。
同时CMOS工艺的不断进步，使得无线收发机系统中大部分单元电路，如低噪声放大器、混频器以及中频滤波器等都能够片上实现。
无源器件——特别是片上电感和可变电容的品质的提高使得本机振荡器的单片集成也成为了可能。
本论文系统论述了电感电容压控振荡器的理论和实现，并且深入浅出的研究了压控振荡器设计中的许多关键技术。
论文首先介绍了压控振荡器的一般原理，对基于反馈系统和基于负阻能量补偿的两种振荡器分析方法进行了系统总结。
LC谐振回路是片上电感电容压控振荡器的最重要组成部分，我们重点就谐振回路中无源器件的片上实现进行了讨论，包括片上电感与可变电容的实现，并着重介绍片上平面螺旋电感的性能特点。
相位噪声是振荡器设计中最为重要的性能指标之一，论文中我们系统总结了两种常用相位噪声模型：线性时不变模型及其Lesson改进模型与相位线性时变模型，为低噪声压控振荡器的设计优化奠定了坚实的理论基础。
相对于窄带VCO，超宽带VCO设计更加困难，这主要体现振荡频率的变化会给VCO性能带来一些不利影响，甚至可能导致不能正常工作。
因此，我们还探讨了超宽带压控振荡器设计过程中的两个比较关键的设计考虑：首先介绍起振条件的频率相关特性，然后介绍振荡幅度的频率相关特性。
随后，我们马上给出了一个设计实例，采用互补型交叉耦合全差分LC VCO作为核心电路，通过二进制MIM电容阵列和MOS可变电容分别对频率进行粗调和细调，在TSMC 0.18mμ RF CMOS工艺下的实现了1.65～2.5GHz范围频率覆盖，电流消耗仅仅3mA 左右，并且具有不错的相位噪声性能。
最后我们还讨论了超宽带VCO 的应用层面的问题，介绍了自适应频率校准的思路以及AFC模块的详细定义，并给出了一个宽带VCO的veriloga模型。
一种宽频低功耗低相位噪声的CMOS压控振荡器设计
一种宽频低功耗低相位噪声的CMOS压控振荡器设计CMOS压控振荡器(VCO)是一种重要的射频集成电路，广泛应用于通信系统中的频率合成、时钟生成和调制解调等方面。
在设计CMOSVCO时，需要考虑的关键因素包括宽频带、低功耗和低相位噪声。
本文将重点介绍一种宽频低功耗低相位噪声的CMOSVCO设计。
在CMOSVCO中，关键的设计参数包括电感和电容。
为了实现宽频带和低相位噪声，可以采用串联电感和并联电容的结构。
通过选择合适的电感和电容值，可以实现较大的频率范围和较低的相位噪声。
此外，为了降低功耗，采用互补对称CMOS结构可以有效减少静态功耗。
为了实现宽频带，可以采用多段LC谐振器结构。
每个LC谐振器由并联的电感和电容组成。
增加谐振器的段数可以扩展振荡器的频率范围，但也会增加功耗和相位噪声。
因此，在设计时需要权衡谐振器段数和性能指标的要求。
为了降低相位噪声，可以采用差分结构和负反馈控制。
差分结构可以减少共模噪声的引入，提高相位噪声性能。
负反馈控制可以抑制振荡器的非线性，降低相位噪声。
通过设计合适的负反馈回路，可以实现更低的相位噪声。
在CMOSVCO中，非理想因素如温度变化和电源噪声也会影响性能。
为了抵抗温度变化，可以采用温度补偿电路。
温度补偿电路可以根据温度变化自动调整电感和电容的值，保持VCO的稳定性。
同时，采用合适的电源滤波电路可以减少电源噪声的干扰，提高整体性能。
总结起来，设计宽频低功耗低相位噪声的CMOSVCO需要选择合适的电感和电容值，采用多段LC谐振器结构，采用差分结构和负反馈控制，以及增加温度补偿电路和电源滤波电路。
通过综合考虑这些因素，可以实现较大的频率范围、低功耗和低相位噪声的设计目标。
基于CMOS工艺低相位噪声LC VCO优化设计
基于CMOS工艺低相位噪声LC VCO优化设计基于CMOS工艺低相位噪声LC VCO优化设计摘要：时钟源在现代电子系统中发挥着至关重要的作用，其中压控振荡器（Voltage-Controlled Oscillator，简称VCO）作为时钟源的核心组件之一，其性能优劣直接影响着整个系统的性能。
本文以CMOS工艺为基础，致力于实现低相位噪声的LC VCO设计优化。
引言：随着集成电路技术的不断发展，CMOS工艺已成为了当今集成电路最常用的工艺之一，被广泛应用于各种电子系统。
而VCO作为一种重要的时钟源，其设计和优化在实际应用中具有重要意义。
然而，相位噪声是VCO设计中的关键问题之一，对限制VCO性能产生了重要影响。
1. VCO基本原理和工作方式时钟信号的产生离不开压控振荡器，其中的LC VCO是一种基于电感和电容的振荡器电路。
LC VCO通过改变输入电压控制振荡频率，通过电感和电容的结合构成谐振电路，实现振荡信号的产生。
2. 相位噪声及其影响相位噪声是VCO性能的一个重要指标，直接影响系统的性能。
相位噪声可以从频域和时间域两个角度进行分析，其主要来源包括晶体管噪声、粗值控制噪声和细值控制噪声等。
相位噪声影响系统的传输速率和频谱纯净度，降低通信质量。
3. 低相位噪声设计优化方法3.1 降低晶体管噪声使用低噪声晶体管可以有效降低晶体管噪声对VCO性能的影响。
选择器件参数合适的晶体管，减小晶体管输出电压、电流和频率范围等参数，可以降低晶体管噪声。
3.2 优化电感和电容的选择通过合理选择电感和电容的参数，可以减小振荡电路的阻抗变化，从而降低相位噪声。
合理选择电感和电容的质量因子Q值，将振荡频率控制在合适的范围内，可以达到降低相位噪声的效果。
3.3 优化电源噪声抑制优化电源噪声抑制可以通过低噪声电源或滤波器来实现。
采用低噪声稳压电源作为VCO的电源，可以有效降低电源噪声的干扰。
同时，使用合适的滤波器来滤除电源噪声中的高频成分，也能有效降低相位噪声。
CMOS宽频带和极低功耗压控振荡器设计与研究的开题报告
CMOS宽频带和极低功耗压控振荡器设计与研究的
开题报告
首先，我们将介绍所选研究课题的背景和意义。
随着移动通信、物
联网、无线传感器等应用的快速发展，对于射频集成电路（RFIC）的需
求也越来越高。
其中，压控振荡器（Voltage Controlled Oscillator，VCO）被广泛应用于频率合成、频率调制、时钟恢复等领域。
由于压控振荡器需要产生频率稳定、相位噪声低的输出信号，因此
其设计需要考虑一系列因素，如宽频带、低相位噪声和极低功耗等要求。
由于CMOS工艺的不断进步，已经可以实现较高的集成度和较低的成本。
然而，CMOS VCO的设计需要克服多种挑战，如体效应、功耗、噪声等。
因此，我们选取CMOS宽频带和极低功耗压控振荡器设计与研究作为研
究课题。
接下来，我们将阐述所选研究课题的研究内容和方法。
首先，我们
将通过学习相关文献和已有的成果，深入了解压控振荡器的基本原理、
常见设计方法和优化技术。
接着，我们将进行CMOS振荡器电路的建模
与仿真，并进行不同的设计方案和电路参数的分析和比较。
最后，我们
将通过实验验证所设计的压控振荡器的性能指标，包括频率稳定性、相
位噪声和功耗等。
最后，我们总结一下我们的研究目标和意义。
通过对CMOS宽频带
和极低功耗压控振荡器的设计与研究，可以为射频集成电路设计提供新
的思路和方法，并为相关应用领域提供优秀的、高性能的电路解决方案。
基于CMOS工艺的低相噪宽带压控振荡器设计
基于CMOS工艺的低相噪宽带压控振荡器设计【摘要】采用CSMC 0.18μm混合信号工艺。
设计了一款应用于频率综合器的单片集成宽带压控振荡器。
电路采用互补交叉耦合结构，各部分都经过精心构架，如管子的尺寸，元件的布局，电流源的大小等等，以获得最佳的相位噪声性能。
振荡器采用多段调节的方式，实现1.5～2.1GHz的宽带调谐。
仿真结果表明，在电源电压1.8V的情况下，压控振荡器的中心频率为 1.8GHz。
中心频率附近（600kHz），相位噪声达到-121dBc/Hz，振荡器的工作电流为1.4mA。
【关键词】压控振荡器；频率综合器；相位噪声1.引言最近几年，随着无线通讯系统的迅猛发展以及半导体产业的兴盛，射频集成电路的研究得到了广泛重视。
低成本，低功耗的无线收发终端的设计已成为一个重要的研究课题。
频率综合器是无线收发器的一个重要模块，而压控振荡器（VCO）又是频率综合器中最核心的组成部分。
目前，包括无源电感和无源电容在内的无源器件已经可以实现片上解决，采用CMOS工艺，将整个射频前端集成在芯片内，已经成为业界研究的热点。
本文分析了提出了一种压控振荡器的噪声优化方法。
然后利用CMOS工艺，设计了一款能应用于802.11n无线传输标准协议收发器中的宽带压控振荡器，最后在Cadence软件中完成了版图后仿真。
2.压控振荡器的电路设计2.1 电路构架选取振荡器要实现宽频带的调节，主要可以选择环路振荡器或者是LC振荡器。
环路振荡器虽然调节范围很大，但其相位噪声性能较差，不适合用在高灵敏度的收发机上。
因此确定LC振荡器是实现设计的最佳选择。
为了提高LC振荡器频率可调范围，我们加入电容开关阵列。
固定电容阵列具有二进制权重，决定了接入谐振网络的电容数量，对频率进行粗调，从而得到分段的频率值。
小变容管可以实现各段频率内的微调。
对于固定的调谐范围而言，假如开关电容的数目越多，那么所需变容管的电容调节范围也就越小。
采用这种方法结构比较简单，而且噪声抑制能力强，因而获得了广泛的应用。
一种基于标准CMOS工艺的低成本振荡器的设计
一种基于标准CMOS工艺的低成本振荡器的设计李俊宏,李 平,胥 锐(电子科技大学电子薄膜与集成器件国家重点实验室,成都 610054) 摘 要: 提出了一种基于标准CMOS工艺的低成本环形补偿振荡器。
由于采用了误差反馈补偿技术,该振荡器无需精准的电流源和电压源;利用电阻温度补偿和电源电压稳压,使振荡周期对温度、电压,以及工艺偏差均有较强的容忍能力,且周期大小易于调整。
在输入电压范围为4.5～6 V,温度范围240～125℃,以及五个MOSFET工艺偏差的情况下,进行了Hspice仿真。
结果表明,在最坏情况下,振荡器周期的最大偏差为7.5%,而在不考虑温度的情况下,由电压和MOSFET工艺变化所引入的振荡周期偏差为0.9%。
该振荡器满足电源管理芯片要求,适合低成本DC/DC转换器、充电器等电源管理芯片的应用。
关键词: 环形振荡器;标准CMOS;电源管理芯片中图分类号: TN432 文献标识码: A 文章编号:100423365(2007)0420543205 Design of Low Cost Ring Oscillator B ased on Standard CMOS ProcessL I J un2hong,L I Ping,XU Rui(S tate Key L ab.of Elec.T hin Fil ms and I ntegr.Dev.,Univ.of Elec.S ci.&Technol.of China,Cheng du610054,P.R.China) Abstract: A low cost ring oscillator with compensation is proposed based on standard CMOS process.Error feedback compensation technology were used in the circuit,which eliminates the need for precise current and voltage references.And the tolerance of oscillation cycle to variations in temperature,voltage and process was significantly improved by using resistor temperature compensation and supply voltage regulation.Furthermore,the oscillation cycle was ready to tune.The circuit was simulated with Hspice under all MOS corners within the voltage and tem2 perature range f rom4.5V to6V and-40℃to～125℃,respectively.Results indicated that the maximum com2 bined cycle variation was7.5%under the worst case,and the variation was only0.9%without considering tempera2 ture variations.The oscillator is suitable for application in low cost power management IC’s,such as DC/DC con2 verter and charger.K ey w ords: Ring oscillator;Compensation;Standard CMOS;Power managementEEACC: 1222;2570D1 引 言近年来,由于个人数码产品的普及,市场对DC/DC及充电器IC等电源管理系列芯片的需求迅速增大,电源管理芯片已成为当前市场上的一个热点。
宽带低噪声压控振荡器设计的开题报告
宽带低噪声压控振荡器设计的开题报告一、研究背景及意义随着现代通信技术的快速发展，移动通信、卫星通信、无线电视、宽带接入等领域对高性能宽带低噪声压控振荡器（Voltage Controlled Oscillator，VCO）的需求日益增加。
无线电器件和电路是实现电磁波传播和无线通信的基础，而VCO则是信号源中的重要模块之一。
因此，研究和设计一种宽带低噪声的VCO变得越来越重要。
二、研究内容本文将研究一种宽带低噪声压控振荡器的设计方法。
首先，根据毫微米CMOS工艺的特点，选择合适的基础电路结构，并详细介绍CMOS VCO中的关键参数，如频率稳定度、相位噪声、输出功率、调幅噪声等。
其次，提出一种新的宽带低噪声VCO的设计方法，从优化振荡电路结构、改进电流源的设计、优化负载电路，以及优化集成电路版图等方面进行探讨。
最后，基于Cadence软件进行仿真和布局验证，验证宽带低噪声VCO的性能和可行性。
三、研究方法本文将分别采用理论分析和仿真验证相结合的方法来完成VCO的设计。
常用的VCO采用LC振荡电路，本文将选用基于四个MOS场效应晶体管的CMOS VCO电路结构，选用基于栅压调节的行波管式的负载电路，提高输出功率和频带范围。
采用符合毫微米CMOS工艺参数的参数库对电路进行建模，进行电路仿真和优化。
对最终的电路布局进行验证，确保在实际制造过程中可以获得可靠性和稳定性。
四、预期结果及意义本文的主要研究目的是设计一种新型宽带低噪声压控振荡器，从而实现在宽频带和高输出功率下最小化相位噪声和谐波失真。
预期结果是设计和制造出性能更好的VCO，达到更高的频率稳定性和扩大输出功率范围，适用于不同的通信应用领域。
同时，本研究还将促进毫米波领域的研究进展，为实现更高速、更可靠通信网络提供支持。
一种基于CMOS工艺的低相噪压控振荡器的设计
一种基于CMOS 工艺的低相噪压控振荡器的设计低相噪压控振荡器是一种常用的电路设计，广泛应用于通信系统、天线、微波技术、遥感、雷达等领域。
本文将介绍一种基于CMOS 工艺的低相噪压控振荡器的设计原理、结构、性能分析及优化方法。
一、设计原理低相噪压控振荡器是指在实现正弦波振荡的同时，尽可能地减小振荡信号的相邻频率噪声（即相噪）。
控制振荡信号频率和相位的变化是可调电容器（varactor diode）和可调电感器（varactor-tuned LC oscillator）两种主要方式。
为了使振荡器得到优化的性能，在设计时需要考虑实际的运用环境，如输入信号的频率、输出信号的功率、振荡器所处的环境温度和状态等。
本文着重介绍基于CMOS 工艺的压控振荡器，其采用VCO 架构，在正弦波产生器和频率鉴别器之间加入限幅放大器（limiter amplifier）和相位调节器，以便实现更好的振荡稳定性和降低相噪。
同时，加入环路滤波器以消除高频干扰信号，提高振荡器的抗干扰能力。
二、结构设计本文提出的结构设计共包括五个部分，具体如下：1、正弦波产生器：采用双互补对（complementary pair）构成的差动放大器，其输出端和输入端的RC 网络可以滤除高频噪声。
2、限幅放大器：由MOS 管、差动电路和反馈电路构成，能够对弱信号（如噪声）进行放大并限制振荡器输出电压幅度。
3、相位调节器：采用一个差分放大器及一个电阻负反馈网络，能够对振荡信号进行实时的相位调整，以使输出信号与输入信号同相或反相。
4、频率鉴别器：由相位频率检测电路、限制放大器和反馈电路构成，能够对输入频率进行检测并反馈到正弦波产生器，实现稳定的频率输出。
5、环路滤波器：一般采用有源滤波器，可去除输入信号、供电噪声等在环路内的干扰信号，提高振荡器的抗干扰能力。
三、性能分析1、相噪：相噪是振荡器一个重要的性能参数，以dBc/Hz 为单位，表示单位频率范围内振荡器输出正弦波的相位偏差幅度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于CMOS工艺的低相噪宽带压控振荡器设计
【摘要】采用CSMC 0.18μm混合信号工艺。
设计了一款应用于频率综合器的单片集成宽带压控振荡器。
电路采用互补交叉耦合结构，各部分都经过精心构架，如管子的尺寸，元件的布局，电流源的大小等等，以获得最佳的相位噪声性能。
振荡器采用多段调节的方式，实现1.5～2.1GHz的宽带调谐。
仿真结果表明，在电源电压1.8V的情况下，压控振荡器的中心频率为 1.8GHz。
中心频率附近（600kHz），相位噪声达到-121dBc/Hz，振荡器的工作电流为1.4mA。
【关键词】压控振荡器；频率综合器；相位噪声
1.引言
最近几年，随着无线通讯系统的迅猛发展以及半导体产业的兴盛，射频集成电路的研究得到了广泛重视。
低成本，低功耗的无线收发终端的设计已成为一个重要的研究课题。
频率综合器是无线收发器的一个重要模块，而压控振荡器（VCO）又是频率综合器中最核心的组成部分。
目前，包括无源电感和无源电容在内的无源器件已经可以实现片上解决，采用CMOS工艺，将整个射频前端集成在芯片内，已经成为业界研究的热点。
本文分析了提出了一种压控振荡器的噪声优化方法。
然后利用CMOS工艺，设计了一款能应用于802.11n无线传输标准协议收发器中的宽带压控振荡器，最后在Cadence软件中完成了版图后仿真。
2.压控振荡器的电路设计
2.1 电路构架选取
振荡器要实现宽频带的调节，主要可以选择环路振荡器或者是LC振荡器。
环路振荡器虽然调节范围很大，但其相位噪声性能较差，不适合用在高灵敏度的收发机上。
因此确定LC振荡器是实现设计的最佳选择。
为了提高LC振荡器频率可调范围，我们加入电容开关阵列。
固定电容阵列具有二进制权重，决定了接入谐振网络的电容数量，对频率进行粗调，从而得到分段的频率值。
小变容管可以实现各段频率内的微调。
对于固定的调谐范围而言，假如开关电容的数目越多，那么所需变容管的电容调节范围也就越小。
采用这种方法结构比较简单，而且噪声抑制能力强，因而获得了广泛的应用。
2.2 低噪声设计
VCO的相位噪声来自几个方面，比如尾电流源，交叉耦合对管，可变电容管的噪声，LC回路热噪声四个大方面。
通过使用高Q值的电感电容可以降低LC回路的热噪声。
引入电容开关阵列，可以减小可变电容的AM-to-FM噪声。
开关管的电流噪声直接流入LC谐振回路，因此降低它们是难度很大的。
根据
Hajimir和Hee提出的相位噪声理论，相位噪声的表达式可以表示成为：
若要减小相位噪声，可以在一定程度上增加输出电压的摆幅。
在输出电压的峰值处，我们注意到，ISF将会达到最小值，而在过零点时达到最大值。
有源器件为回路提供能量补充，采用的是“一次交付的方法”。
也就是说，在谐振峰值处，ISF达到最小值。
因此，在每一个周期谐振回路的峰值处，开关晶体管可以打开注入一个电流脉冲，随后关断。
这种做法的好处是尽可能大的减小了相位噪声受到开关晶体管的噪声电流影响。
减小VCO相位噪声的关键在于，如何让电流在一个恰当的时间注入。
在尾电流上并联了一个电容Cp。
通过计算，我们可以得到尾电流的一个表达式：
令θ=45度，输出电压的波峰和尾电流的波峰将会重合。
此刻，振荡器的输出相位对注入的噪声电流呈现不敏感状态，同时ISF值最小。
而在输出电压过零点的地方，ISF达到最大值，开关晶体管不会把电流注入到LC回路中。
VCO的相位噪声被大大降低了。
大电容Cp的取值必须使得它的截止频率低于二次谐波的频率，该电容为高频谐波提供了一个交流地电位，同时减小了共模点上的电压波动。
2.3 LC振荡器的设计与仿真
本设计采用CSMC 0.18μm工艺库，设计电路如图1所示。
它具有结构简单，相位噪声低，频率覆盖度好的优点。
电路采用对称结构设计，可以在一定程度上抵消电源等器件带来的负面影响，提高系统性能。
通过调整PMOS管和NMOS 的尺寸，使得输出波形保持对称，很大程度上降低了相位噪声。
固定电容阵列采用的是高品质因素的MIM电容，具有较高的品质因素和较好的高频特性，寄生参数也较小。
设计里我们采用二进制权重的两对开关电容阵列，即C4=2C2，C2=2C0。
电感选用正方形片上螺旋电感。
高品质因素的电感可以大幅优化相位噪声的性能，减少功耗。
对于普通的正方形集成电感，虽然其品质因子并不高，但ASITTC对它提供了很好的模型描述。
通过Cadence软件中的Spectre工具对电路进行仿真，得到压控振荡器调谐曲线如图2所示。
它的中心频率在1.8G，频率可调范围在1.52GHz-2.10GHz。
在不同开关状态下切换时，频率有一部分重叠，满足系统的要求。
图3显示的是该款压控振荡器相位噪声仿真。
我们可以看到，在中心频率1.8GHz，频偏为600khz处，相位噪声为-121dBc/Hz，在频偏1MHz时，相位噪声达到了-135 dBc/Hz，完成了低噪声设计要求。
3.结束语
今后，射频芯片将继续沿着小型化、低功耗的发展方向。
射频系统对振荡器等模块的要求也会越来越高。
CMOS工艺实现的完整的频率合成器设计将成为国内外重点研究的趋势。
参考文献
[1]P.E.Allen,D.R.Holberg,CMOS Analog Circuit Design,Saunders College Publishing,1987.
[2]A.Demir,A.Mehrotra,J.Roychowdhury,“Phasenoise in oscillators:a unified theoryand numer ical methods for characterization”IEEE Trans.CAS-I pp655-674,May 2000.。