PSpice仿真教程8-差分放大电路分析解读
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
题目：分析差分放大电路的差模电压增益、共模电压增益和共模抑制比
绘制差分放大电路原理图如图所示，其中vs+和vs-为正弦源。另存为chadong1.sch
一、分析双端输入时的差模电压增益
1.设置信号源的属性。
vs+，vs-为差分放大电路的信号源。vs+的属性设置如下：
Vs-的属性设置如：
vs+的“AC”项设为10mv，vs-的“AC”项设为－10mv。这样才能起到差模输入的作用。
2. 设置分析类型
3. Analysis→Simulate，调用Pspice A/D对电路进行仿真计算。
4．测得恒流源给出的静态电流为1.849mA，晶体管Q1和Q2的发射极电流相等，都为0.9246mA。（思考为什么是相等的）
5. 在probe下，单击Trace→Add，在Trace Expression中输入要显示的变量。
若要观察单端输出时的差模电压增益，编辑表达式为：V(out1) / (V(Vs+:+)-V(Vs-:+))；
若要观察双端输出时的差模电压增益，编辑表达式为：
(V(out1)-V(out2)) / (V(Vs+:+)-V(Vs-:+))。
得到结果如下：
6. 用游标测量，双端输出时的差模电压增益为100.68，单端输出时的差模电压增益为50.34.是双端输出时的一半（为什么）。两条曲线的上限截止频率点都是3.3843Mhz。
二、分析双端输入时的共模电压增益
将原理图chadong1.sch打开，另存为chadong2.sch
1.设置信号源的属性。
vs+的属性设置不变。
Vs-的“AC”属性设置为10mv，使其和信号源vs+一样，这样就相当于在两个输入端加上了相同的信号，起到共模输入的作用。
2. 设置分析类型
3. Analysis Simulate，调用Pspice A/D对电路进行仿真计算。
4. 在probe下，单击Trace→Add，在Trace Expression中输入要显示的变量。
若要观察单端输出时的共模电压增益，编辑表达式为：V(out1) / V(Vs+:+)；
若要观察双端输出时的共模电压增益，编辑表达式为：(V(out1)-V(out2)) / V(Vs+:+)。
得到结果如下：
5. 用游标测量，
双端输出时的共模电压增益为1.000E-30，（Pspice中用1.000E-30表示0），所以双端时的共模电压增益为0。
在中低频段的单端输出共模电压增益为0.000733，也已经非常小，说明单端输出情况下也具有良好的抑制共模信号的特性。但随着频率的进一步增大，共模电压增益将会急剧增大，增加到一定程度后，将不会再有剧烈的增减，但是共模电压增益总是小于1。
三、分析差分放大电路的共模抑制比
第一步：打开chadong1.sch，作如下修改，以建立底层的电路图文件：
1. 将其另存为x1.sch。
2. 删除信号源vs+和vs-。
将电阻RS1和RS2移到合适位置，并设置其阻值为1000g（Pspice中不允许有悬空的节点，当某些节点确实要悬空时，就需要在它与地之间接一个特别大的电阻）。
3．设置层次电路的接口。
Get New Part→IF IN 和IF OUT。
IF IN 表示输入端口。IF OUT表示输出端口。
修改后的电路图如下所示：
4.保存，并将其另存为x2.sch。
第二步：设计高层次的电路。
1. 在schematics下，单击File→New新建立一个电路图文件。并另存为CMMR.sch。
2. Draw→Block，取出两个块，分别命名为Cmod和Dmod，分别表示测量共模增益和差模
增益的块。如图所示：
3. 双击Cmod→Browser→选择电路图文件x1.sch，
双击Dmod→Browser→选择电路图文件x2.sch。
这样使高层次电路图中的各个模块与低层次的电路图文件连接了起来。如图所示：
4. 放置两个正弦源作为信号源。最后绘制好的测量差分放大电路共模抑制比的高层次电路原理图如图所示：
正弦源v1的属性设置如下：
正弦源v2的属性设置如下：
5. 设置分析类型
6. Analysis →Simulate ，调用Pspice A/D 对电路进行仿真计算。
7. 在probe 下，单击Trace →Add ，在Trace Expression 中输入要显示的变量。 共模抑制比的表达式为vc
V D
V C
V D A A A A lg
20lg
20lg
20-=，所以编辑表达式为：
DB(V(Dmod:out+)/(V(Dmod:vin+)-V(Dmod:vin-)))- DB(V(Cmod:out+)/V(Cmod:vin+)) 得到仿真结果图如下：
8. 利用游标测得在中低频段共模抑制比为96.9DB 。上限截止频率为37.832kHz 。