51单片机介绍原理及应用
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
13
ALU（算术逻辑单元）
功能： 完成8位二进制数的加（带进位加）、减（带借位减）、乘、
除、加 1、减 1、BCD加法的十进制调整、比较等算术运算； 对8位变量进行逻辑“与”、“或”、“异或”、求补、清零等逻辑
运算； 左、右移位和半字节（4 位）交换等操作； 数据传送、 程序转移。
14
ACC 或 A（累加器）
① 在加／减运算中，当低 4 位向高 4 位有进／借位时，AC由时需要十进制调整，此时要用到AC位的 状态进行判断。
☺ F0 （PSW.5）—— 用户标志位
由用户定义使用的标志位。用户可根据需要用软件方法置位 或复位。
19
☺ RS1和RS0（PSW.4 和 PSW.3 ）—— 工作寄存器组选择位
① 在加／减运算中，如果OV=1，则表示运算结果超出了累加器 A所能表示的符号数的有效范围（-128 ~ +127），运算结果是 错误的，即产生了溢出；否则， OV=0，则表示运算结果正确，
即未产生溢出。溢出的判断：OV=C6⊕C7
② 在乘法运算中，OV=1表示乘积超过255，即乘积分别在B（高 8位）与A（低8位）中；否则，OV=0表示乘积只在A中。
可对直接寻址的位(bit)变量进行位处理，如置位、清零、取反、 测试转移以及逻辑"与"、"或"等位操作，使用户在编程时可以 利用指令完成原来单凭复杂的硬件逻辑所完成的功能，并可方 便地设置标志等。
22
控制器
控制器是单片机的神经中枢，识别指令并根据指令性质 控制单片机各部件，保证单片机各部分能自动而协调地 工 作 。 它 包 括 程 序 计 数 器 （ PC ） 、 数 据 指 针 寄 存 器 （DPTR）、指令寄存器（IR）、指令译码器、条件转移 逻辑电路以及定时和控制电路等部件。 功能：控制指令的读出、译码和执行。对指令的执行过 程定时控制，并根据执行结果决定是否分支转移。
在执行转移、调用、返回等指令时能自动改变PC内容，以改 变程序的执行顺序。
复位时，PC自动装入0000H，使程序从0000H单元开始执行。
24
DPTR（数据指针）
16位特殊功能寄存器，也可作为两个8位寄存器，高8位用 DPH表示，低8位用DPL表示。
它是MCS-51中唯一一个供用户使用的16位寄存器。 功能： ✓ 在访问外部RAM时作地址指针使用。 ✓ 在变址寻址方式中，用作基址寄存器，用于对ROM的访问。
10. 总线
系统的地址信号、数据信号和控制信号都是通过总线传送的。 总线结构减少了单片机的连线和引脚提高了集成度和可靠性。
29
MCS - 51单片机硬件结构
MCS - 51系列单片机的分类
表 MCS - 51 系列单片机配置一览表
MCS - 51单片机的内部结构
图 MCS - 51单片机结构框图
清0； 在减法运算中存放借位标志，有借位时CY置1，无借位时CY
清0； 在位操作中作累加位使用，在位传送和位运算中都要用到CY； 在带进位的移位操作中用于构成循环移位通路。 【注意】对于加/减运算，无论参与运算的数是带符号数还是无
符号数，都按无符号数的原则来设置进/借位标志位CY。
18
☺ AC （PSW.6）—— 半进位标志位
累加器A是一个8位寄存器，它是CPU中使用最频繁的寄存器 。累加器A的功能有：
① 用于存放操作数，是ALU数据的一个来源。单片机中大部分 单操作数指令的操作数都取自累加器A，许多双操作数指令中 的一个操作数也取自累加器A。
② 累加器A是ALU运算结果的暂存单元，用于存放运算的中间结 果。
③ 累加器A是数据传送的中转站，单片机中的大部分数据传送都 通过累加器进行。
23
PC（程序计数器）
PC是专门用来控制指令执行顺序的寄存器，其内容为将要执 行的下一条指令的地址，即下一条将要从ROM中取出的指令 地址。
PC是一个16位的寄存器，它在物理上是独立的，不在内部 RAM之列，没有地址，是不可寻址的。 16位地址的寻址范围 为64KB（ROM ）。
用户不需要也无法对PC进行读/写，PC的内容是通过执行指 令改变的。在执行指令过程中，PC具有自动加 1 功能。
③ 在除法运算中，OV=1表示除数为0，除法不能进行；否则， OV=0表示除数不为0，除法可正常进行。
④ 【注意】对于加／减运算，无论参与运算的数是带符号数还
是无符号数，都按带符号数的原则来设置溢出标志位。
21
布尔处理机
布尔处理（即位处理）是MCS-51单片机ALU所具有的一种功 能。
单片机指令系统中的布尔指令集（17条位操作指令）, 存储器 中的位地址空间（内部RAM中的128个位和特殊功能寄存器里 的位地址空间），以及借用程序状态标志寄存器PSW中的进位 标志CY作为位操作“累加器”，构成了单片机内的布尔处理机。
RS1和RS0 （PSW.4 和 PSW.3 ）—— 工作寄存器组选择位
OV （PSW.2） —— 溢出标志位。 由硬件置位或清零。
PSW.1 —— 未定义位
P （PSW.0） —— 奇偶标志位（A中1的个数：偶0 ，奇1 ）
17
☺ CY（PSW.7）—— 进位标志位
CY是PSW中最为常用的标志位，共有4项功能： 在加法运算中存放进位标志，有进位时CY置1，无进位时CY
51单片机介绍原理及应用
1
第 2 章 MCS-51单片机基本结构
2.1 引脚及功能 2.2 结构及组成 2.3 存储器结构 2.4 并行I/O口电路 2.5 时钟电路与时序 2.6 工作方式
2
MCS-51系列单片机芯片引脚
(a) 管脚图
(b) 引脚功能分类
3
80C51单片机芯片引脚
(a) 引脚排列
2. 复位电路
图 （a）上电复位电路；(b) 开关复位电路
表 复位后内部寄存器状态
3.
指令寄存器中存放指令代码。CPU执行指令时, 由程序存储器中读取的 指令代码送入指令存储器, 经译码器译码后由定时与控制电路发出相应的控制 信号, 完成指令所指定的操作。
包括RAM（128×8位）和RAM地址寄存器等。 80C51芯片中共有256个RAM单元，但其中后128单元被特殊 功能寄存器占用，供用户使用的只有前128单元，用于存放可 读写的数据。故“内部RAM”指前128单元。
3. 内部程序存储器（内部ROM）
包括ROM（4K×8位）和程序地址寄存器等。 80C51共有4KB掩膜ROM，用于存放程序和原始数据。
先级的中断系统。它可以接收外部中断申请、定时器/计数器 中断申请和串行口中断申请。
11
MCS-51单片机芯片内部结构框图
12
1. 中央处理器CPU（8位）
单片机内部的核心部件，完成运算和控制操作。包括运算 器、控制器以及若干寄存器等部件组成。
运算器
以算术逻辑单元ALU为核心，加上累加器ACC、寄存器B、暂存 器TMP1和TMP2、 程序状态寄存器PSW、十进制调整电路及专 门用于位操作的布尔处理机组成的。 功能：实现数据的算术逻辑运算，位变量处理和数据传送操作。
机，该引脚接地；对于CHMOS单片机，该引脚作为外部振荡
信号的输入端。
XTAL2 （18脚） 用作晶体振荡电路的反相器输出端，内部 接至时钟发生器。当采用外部时钟时, 对于HMOS单片机，该 引脚接收振荡器信号；对于CHMOS单片机，该引脚悬浮。
5
2. 输入/输出（I/O）引脚
在单片机中，“口”是一个集 数据输入缓冲、输出驱动及锁 存等多项功能于一体的I/O电路。
④ 在变址寻址方式中把累加器A作为变址寄存器使用。
15
B寄存器
B寄存器是一个8位寄存器，主要用于乘除运算。 乘法运算时，A中为被乘数，B中为乘数；乘法操作完成后，乘
积的高8位存于B中，低8位存于A中。 除法运算时，A中为被除数，B中为除数；除法操作完成后，余
数存于B中，商存于A中。 其他情况下，B寄存器也可以作为一般的数据寄存器使用，地
这两个选择位的状态由软件设置，被选中的工作寄存器组即 为当前工作寄存器组。
☺ P （PSW.0）—— 奇偶标志位
① 表明累加器A中1的个数的奇偶性：若1的个数为偶数，则P=0； 若1的个数为奇数，则P=1 。
② 在每个指令周期由硬件根据A的内容对P位进行置位或复位。
20
☺ OV （PSW.2）—— 溢出标志位
P2.0～P2.7（21脚～28脚）：8位带上拉电阻的准双向I/O口
当使用片外ROM和RAM时，输出高8位地址。
P3.0～P3.7（10脚～17脚）：8位带上拉电阻的准双向I/O口
P3口具有第二功能
6
2.2 MCS-51系列单片机结构及组成
CPU
图 MCS-51系列单片机内部结构简化框图
10
MCS—51系列单片机由8大部分组成：
① 一个8位CPU，包括运算器和控制器。 ② 128个字节（52子系列为256字节）的片内RAM。 ③ 4KB（52子系列为8KB）的片内ROM或EPROM（8031和8032
无）
④ 18个（52子系列为21个）特殊功能寄存器SFR。 ⑤ 4个8位并行I/O接口：P0口、 P1口、 P2口、 P3口 ⑥ 1个串行I/O接口 ⑦ 2个（52子系列为3个）16位定时器/计数器 ⑧ 1个具有5个（52子系列为6个或7个）中断源，可编程为2个优
25
指令寄存器IR、指令译码器以及控制逻辑
IR是用来存放指令操作码的专用寄存器。 整个程序的执行过程就是在控制器的控制下，将指令从ROM
中逐条取出，进行译码，然后由定时控制逻辑电路发相应的定 时控制信号，控制指令的执行，是一个取指令→指令译码→执 行指令的不断循环的过程。
26
2. 内部数据存储器（内部RAM）
P0.0～P0.7（39脚～32脚） ：8位漏极开路的双向I/O口
当使用片外ROM和RAM时，用作低8位地址和数据分时复用。
P1.0～P1.7（1脚～8脚）：8位带上拉电阻的准双向I/O口
在编程/校验期间，用作输入低8位地址。对于8052，P1.0是定时 器T2的计数输入端；P1.1是定时器T2的外部输入端。
中央处理器CPU
运算器
1. 算术逻辑单元ALU 2. 累加器ACC（Accumulator） 3. 寄存器B 4. 程序状态字PSW（Programe State Word）
D7
D6
D5
D4
D3
D2
D1
D0
PSW
表 RS1、 RS0与片内工作寄存器组的对应关系
控制器
1. 时钟电路
图 单片机时钟电路 （a） 内部时钟电路； （b） 外部振荡源
(b) 逻辑符号
4
2.1 MCS-51系列单片机芯片引脚及其功能
80C51是标准的40引脚双列直插封装（DIP）集成电路芯片
1. 主电源和时钟振荡电路引脚
VCC （40脚）
运行和程序校验时接+5V电源
VSS （20脚)
地线
XTAL1（19脚） 用作晶体振荡电路的反相器输入端，内部接
至振荡器的反相放大器。当采用外部时钟时, 对于HMOS单片
址为F0H。
16
PSW（程序状态字）
PSW是一个8位的标志寄存器，它保存指令执行结果的特征信 息，以供程序查询和判别。 PSW格式及含义如下:
CY （PSW.7）—— 进位标志位
AC （PSW.6）—— 辅助进位（或称半进位）标志
F0 （PSW.5）—— 由用户定义的标志位。复位时该位为“0”
8. 时钟电路
为单片机产生时钟脉冲序列，典型的晶振频率为12MHz。 MCS-51 芯 片 内 部 有 一 个 高 增 益 反 相 放 大 器 ， 其 输 入 端 为
XTAL1，输出端为XTAL2。
9. 位处理器（布尔处理器）
单片机主要用于控制，需要有较强的位处理功能，因此，位处 理器是它的必要组成部分。
4. 定时器/计数器
出于控制应用的需要，80C51共有2个16位的定时器/计数器， 以实现定时或计数的功能，并以其定时或计数结果对单片机进 行控制。
27
5. 并行I/O口
MCS-51共有4个8位的I/O口(P0、P1 、P2、 P3 )，以实现数 据的并行输入输出。可寻址64KB外部RAM和64KB外部ROM 。
6. 串行口
MCS-51有一个可编程全双工的串行口，以实现单片机和其它 数据设备之间的串行数据传送。该串行口既可作为全双工异步 通信收发器使用，也可作为同步移位器使用。
7. 中断控制系统
MCS-51共有5个中断源，即外中断2个，定时/计数中断2个， 串行中断1个。全部中断分为高级和低级两个优先级。
28
ALU（算术逻辑单元）
功能： 完成8位二进制数的加（带进位加）、减（带借位减）、乘、
除、加 1、减 1、BCD加法的十进制调整、比较等算术运算； 对8位变量进行逻辑“与”、“或”、“异或”、求补、清零等逻辑
运算； 左、右移位和半字节（4 位）交换等操作； 数据传送、 程序转移。
14
ACC 或 A（累加器）
① 在加／减运算中，当低 4 位向高 4 位有进／借位时，AC由时需要十进制调整，此时要用到AC位的 状态进行判断。
☺ F0 （PSW.5）—— 用户标志位
由用户定义使用的标志位。用户可根据需要用软件方法置位 或复位。
19
☺ RS1和RS0（PSW.4 和 PSW.3 ）—— 工作寄存器组选择位
① 在加／减运算中，如果OV=1，则表示运算结果超出了累加器 A所能表示的符号数的有效范围（-128 ~ +127），运算结果是 错误的，即产生了溢出；否则， OV=0，则表示运算结果正确，
即未产生溢出。溢出的判断：OV=C6⊕C7
② 在乘法运算中，OV=1表示乘积超过255，即乘积分别在B（高 8位）与A（低8位）中；否则，OV=0表示乘积只在A中。
可对直接寻址的位(bit)变量进行位处理，如置位、清零、取反、 测试转移以及逻辑"与"、"或"等位操作，使用户在编程时可以 利用指令完成原来单凭复杂的硬件逻辑所完成的功能，并可方 便地设置标志等。
22
控制器
控制器是单片机的神经中枢，识别指令并根据指令性质 控制单片机各部件，保证单片机各部分能自动而协调地 工 作 。 它 包 括 程 序 计 数 器 （ PC ） 、 数 据 指 针 寄 存 器 （DPTR）、指令寄存器（IR）、指令译码器、条件转移 逻辑电路以及定时和控制电路等部件。 功能：控制指令的读出、译码和执行。对指令的执行过 程定时控制，并根据执行结果决定是否分支转移。
在执行转移、调用、返回等指令时能自动改变PC内容，以改 变程序的执行顺序。
复位时，PC自动装入0000H，使程序从0000H单元开始执行。
24
DPTR（数据指针）
16位特殊功能寄存器，也可作为两个8位寄存器，高8位用 DPH表示，低8位用DPL表示。
它是MCS-51中唯一一个供用户使用的16位寄存器。 功能： ✓ 在访问外部RAM时作地址指针使用。 ✓ 在变址寻址方式中，用作基址寄存器，用于对ROM的访问。
10. 总线
系统的地址信号、数据信号和控制信号都是通过总线传送的。 总线结构减少了单片机的连线和引脚提高了集成度和可靠性。
29
MCS - 51单片机硬件结构
MCS - 51系列单片机的分类
表 MCS - 51 系列单片机配置一览表
MCS - 51单片机的内部结构
图 MCS - 51单片机结构框图
清0； 在减法运算中存放借位标志，有借位时CY置1，无借位时CY
清0； 在位操作中作累加位使用，在位传送和位运算中都要用到CY； 在带进位的移位操作中用于构成循环移位通路。 【注意】对于加/减运算，无论参与运算的数是带符号数还是无
符号数，都按无符号数的原则来设置进/借位标志位CY。
18
☺ AC （PSW.6）—— 半进位标志位
累加器A是一个8位寄存器，它是CPU中使用最频繁的寄存器 。累加器A的功能有：
① 用于存放操作数，是ALU数据的一个来源。单片机中大部分 单操作数指令的操作数都取自累加器A，许多双操作数指令中 的一个操作数也取自累加器A。
② 累加器A是ALU运算结果的暂存单元，用于存放运算的中间结 果。
③ 累加器A是数据传送的中转站，单片机中的大部分数据传送都 通过累加器进行。
23
PC（程序计数器）
PC是专门用来控制指令执行顺序的寄存器，其内容为将要执 行的下一条指令的地址，即下一条将要从ROM中取出的指令 地址。
PC是一个16位的寄存器，它在物理上是独立的，不在内部 RAM之列，没有地址，是不可寻址的。 16位地址的寻址范围 为64KB（ROM ）。
用户不需要也无法对PC进行读/写，PC的内容是通过执行指 令改变的。在执行指令过程中，PC具有自动加 1 功能。
③ 在除法运算中，OV=1表示除数为0，除法不能进行；否则， OV=0表示除数不为0，除法可正常进行。
④ 【注意】对于加／减运算，无论参与运算的数是带符号数还
是无符号数，都按带符号数的原则来设置溢出标志位。
21
布尔处理机
布尔处理（即位处理）是MCS-51单片机ALU所具有的一种功 能。
单片机指令系统中的布尔指令集（17条位操作指令）, 存储器 中的位地址空间（内部RAM中的128个位和特殊功能寄存器里 的位地址空间），以及借用程序状态标志寄存器PSW中的进位 标志CY作为位操作“累加器”，构成了单片机内的布尔处理机。
RS1和RS0 （PSW.4 和 PSW.3 ）—— 工作寄存器组选择位
OV （PSW.2） —— 溢出标志位。 由硬件置位或清零。
PSW.1 —— 未定义位
P （PSW.0） —— 奇偶标志位（A中1的个数：偶0 ，奇1 ）
17
☺ CY（PSW.7）—— 进位标志位
CY是PSW中最为常用的标志位，共有4项功能： 在加法运算中存放进位标志，有进位时CY置1，无进位时CY
51单片机介绍原理及应用
1
第 2 章 MCS-51单片机基本结构
2.1 引脚及功能 2.2 结构及组成 2.3 存储器结构 2.4 并行I/O口电路 2.5 时钟电路与时序 2.6 工作方式
2
MCS-51系列单片机芯片引脚
(a) 管脚图
(b) 引脚功能分类
3
80C51单片机芯片引脚
(a) 引脚排列
2. 复位电路
图 （a）上电复位电路；(b) 开关复位电路
表 复位后内部寄存器状态
3.
指令寄存器中存放指令代码。CPU执行指令时, 由程序存储器中读取的 指令代码送入指令存储器, 经译码器译码后由定时与控制电路发出相应的控制 信号, 完成指令所指定的操作。
包括RAM（128×8位）和RAM地址寄存器等。 80C51芯片中共有256个RAM单元，但其中后128单元被特殊 功能寄存器占用，供用户使用的只有前128单元，用于存放可 读写的数据。故“内部RAM”指前128单元。
3. 内部程序存储器（内部ROM）
包括ROM（4K×8位）和程序地址寄存器等。 80C51共有4KB掩膜ROM，用于存放程序和原始数据。
先级的中断系统。它可以接收外部中断申请、定时器/计数器 中断申请和串行口中断申请。
11
MCS-51单片机芯片内部结构框图
12
1. 中央处理器CPU（8位）
单片机内部的核心部件，完成运算和控制操作。包括运算 器、控制器以及若干寄存器等部件组成。
运算器
以算术逻辑单元ALU为核心，加上累加器ACC、寄存器B、暂存 器TMP1和TMP2、 程序状态寄存器PSW、十进制调整电路及专 门用于位操作的布尔处理机组成的。 功能：实现数据的算术逻辑运算，位变量处理和数据传送操作。
机，该引脚接地；对于CHMOS单片机，该引脚作为外部振荡
信号的输入端。
XTAL2 （18脚） 用作晶体振荡电路的反相器输出端，内部 接至时钟发生器。当采用外部时钟时, 对于HMOS单片机，该 引脚接收振荡器信号；对于CHMOS单片机，该引脚悬浮。
5
2. 输入/输出（I/O）引脚
在单片机中，“口”是一个集 数据输入缓冲、输出驱动及锁 存等多项功能于一体的I/O电路。
④ 在变址寻址方式中把累加器A作为变址寄存器使用。
15
B寄存器
B寄存器是一个8位寄存器，主要用于乘除运算。 乘法运算时，A中为被乘数，B中为乘数；乘法操作完成后，乘
积的高8位存于B中，低8位存于A中。 除法运算时，A中为被除数，B中为除数；除法操作完成后，余
数存于B中，商存于A中。 其他情况下，B寄存器也可以作为一般的数据寄存器使用，地
这两个选择位的状态由软件设置，被选中的工作寄存器组即 为当前工作寄存器组。
☺ P （PSW.0）—— 奇偶标志位
① 表明累加器A中1的个数的奇偶性：若1的个数为偶数，则P=0； 若1的个数为奇数，则P=1 。
② 在每个指令周期由硬件根据A的内容对P位进行置位或复位。
20
☺ OV （PSW.2）—— 溢出标志位
P2.0～P2.7（21脚～28脚）：8位带上拉电阻的准双向I/O口
当使用片外ROM和RAM时，输出高8位地址。
P3.0～P3.7（10脚～17脚）：8位带上拉电阻的准双向I/O口
P3口具有第二功能
6
2.2 MCS-51系列单片机结构及组成
CPU
图 MCS-51系列单片机内部结构简化框图
10
MCS—51系列单片机由8大部分组成：
① 一个8位CPU，包括运算器和控制器。 ② 128个字节（52子系列为256字节）的片内RAM。 ③ 4KB（52子系列为8KB）的片内ROM或EPROM（8031和8032
无）
④ 18个（52子系列为21个）特殊功能寄存器SFR。 ⑤ 4个8位并行I/O接口：P0口、 P1口、 P2口、 P3口 ⑥ 1个串行I/O接口 ⑦ 2个（52子系列为3个）16位定时器/计数器 ⑧ 1个具有5个（52子系列为6个或7个）中断源，可编程为2个优
25
指令寄存器IR、指令译码器以及控制逻辑
IR是用来存放指令操作码的专用寄存器。 整个程序的执行过程就是在控制器的控制下，将指令从ROM
中逐条取出，进行译码，然后由定时控制逻辑电路发相应的定 时控制信号，控制指令的执行，是一个取指令→指令译码→执 行指令的不断循环的过程。
26
2. 内部数据存储器（内部RAM）
P0.0～P0.7（39脚～32脚） ：8位漏极开路的双向I/O口
当使用片外ROM和RAM时，用作低8位地址和数据分时复用。
P1.0～P1.7（1脚～8脚）：8位带上拉电阻的准双向I/O口
在编程/校验期间，用作输入低8位地址。对于8052，P1.0是定时 器T2的计数输入端；P1.1是定时器T2的外部输入端。
中央处理器CPU
运算器
1. 算术逻辑单元ALU 2. 累加器ACC（Accumulator） 3. 寄存器B 4. 程序状态字PSW（Programe State Word）
D7
D6
D5
D4
D3
D2
D1
D0
PSW
表 RS1、 RS0与片内工作寄存器组的对应关系
控制器
1. 时钟电路
图 单片机时钟电路 （a） 内部时钟电路； （b） 外部振荡源
(b) 逻辑符号
4
2.1 MCS-51系列单片机芯片引脚及其功能
80C51是标准的40引脚双列直插封装（DIP）集成电路芯片
1. 主电源和时钟振荡电路引脚
VCC （40脚）
运行和程序校验时接+5V电源
VSS （20脚)
地线
XTAL1（19脚） 用作晶体振荡电路的反相器输入端，内部接
至振荡器的反相放大器。当采用外部时钟时, 对于HMOS单片
址为F0H。
16
PSW（程序状态字）
PSW是一个8位的标志寄存器，它保存指令执行结果的特征信 息，以供程序查询和判别。 PSW格式及含义如下:
CY （PSW.7）—— 进位标志位
AC （PSW.6）—— 辅助进位（或称半进位）标志
F0 （PSW.5）—— 由用户定义的标志位。复位时该位为“0”
8. 时钟电路
为单片机产生时钟脉冲序列，典型的晶振频率为12MHz。 MCS-51 芯 片 内 部 有 一 个 高 增 益 反 相 放 大 器 ， 其 输 入 端 为
XTAL1，输出端为XTAL2。
9. 位处理器（布尔处理器）
单片机主要用于控制，需要有较强的位处理功能，因此，位处 理器是它的必要组成部分。
4. 定时器/计数器
出于控制应用的需要，80C51共有2个16位的定时器/计数器， 以实现定时或计数的功能，并以其定时或计数结果对单片机进 行控制。
27
5. 并行I/O口
MCS-51共有4个8位的I/O口(P0、P1 、P2、 P3 )，以实现数 据的并行输入输出。可寻址64KB外部RAM和64KB外部ROM 。
6. 串行口
MCS-51有一个可编程全双工的串行口，以实现单片机和其它 数据设备之间的串行数据传送。该串行口既可作为全双工异步 通信收发器使用，也可作为同步移位器使用。
7. 中断控制系统
MCS-51共有5个中断源，即外中断2个，定时/计数中断2个， 串行中断1个。全部中断分为高级和低级两个优先级。
28