PLD可编程逻辑器件-硬件特性与编程技术2 精品
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1 概 述
二、可编程逻辑器件的发展历程
CPLD FPGA GAL PAL
PROM PLA
和
器
器 件
件器 件
器器 件件
70年代
80年代
内嵌复杂 功能模块 的SoPC
90年代
PLD硬件特性与编程技术
2.1 概 述
▪ 工艺线宽：由于生产工艺的发展，PLD集成电路的工艺 线宽可达到0.35m（1997年），0.15 m（2001年）， 0.13 m（2002、2003年）， 0.1 m（2004年）； 90nm （2005年）；目前半导体公司正重点研发60nm工艺。
逻辑函数表示：
F0 M W p1,0 p1 M1,0W1 M W 0,0 0 F1 M W p1,1 p1 M W 1,1 1 M W 0,1 0
Fm1 M W p1,m1 p1 M W 1,m1 1 M 0,m1W0
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
2.2 低密度PLD可编程原理
2. 与门和或门的表示方法
×
F1
固定连编接程连接
A B C D F1=A•B•C
F2
F2=B+C+D
ABCD
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
二、PROM
A0 A1
W0
地址
W1
存储单元
F0 F1
… … …
An1
译码器 Wp1
阵列
Fm1
p 2n
PROM基本结构
输入信号
四个乘积项通过 或非门低电平输出。
四个整积项
II
如输出采用或门，为高电平有效PAL器件。 若采用互补输出的或门，为互补输出器件。
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
(2) 可编程I/O输出结构 两个输入，一个来自外部I，另一来自反馈I/O。
8个乘积项
当最上面的乘积项为高电平时，三态门 开通，I/O可作为输出或反馈；乘积项为 低电平时，三态门关断，作为输入。
PLD硬件特性与编程技术 2.2 低密度PLD可编程原理 5 GAL器件缺点
时钟必须共用；
或的乘积项最多只有8个；
GAL器件规模小，达不到单片内集成一个数 字系统的要求； 尽管GAL器件有加密的功能，但随着解密技 术的发展，对于这种阵列规模小的可编程逻辑器 件解密已不是难题。
▪ 作为一种通用型器件生产，但其逻辑功能由用户通过器件编程 自行设定。
▪ PLD是一种数字集成电路的半成品，在它的芯片上按照一定的 排列方式集成了大量的门和触发器等基本逻辑元件，使用者可 以利用某种开发工具对它进行加工，等于把片内的元件连接起 来，使它完成某个逻辑电路或系统功能，成为一个可以在实际 电子系统中使用的专用集成电路。
A1
A0
或阵列
（可编程）
F0 A0 A1 A0A1 F1 A1A0
A1 A1 A0 A0 与阵列（固定）
F1 F0
用PROM完成半加器逻辑阵列
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
全译码
AB C 00 0 A B C
00 1
01 0
连接点编
程时，需画 一个叉。
11 1
输入变量的增加，会引起输出变量按2的幂次增加 。
PLD硬件特性与编程技术
(3) 寄存器型输出结构2：.2也低称密作时度序P结LD构可编程原理
CP和使能是PAL的公共端。
8个乘积项
或门输出通过D触发器，在 CP的上升沿时到达输出。
触发器的反相端反馈回 与阵列，作为输入参与
触发器的Q端 通过三态缓冲器
更复杂的时序逻辑运算。 送到输出引脚。
PLD硬件特性与编程技术
▪ 集成度：在一块硅片上可集成上千万个以上逻辑门。 ▪ 速度：器件的速度指标↑，FPGA的门延时﹤3ns，CPLD
的系统速度﹥180MHz。 ▪ 工艺手段：CMOS工艺在速度上超过双极型工艺，成为
PLD的主要工艺手段。
PLD硬件特性与编程技术
2.1 概 述
三、EDA技术与PLD的关系
PLD的应用开发过程中贯穿着EDA技术的应用
PLD硬件特性与编程技术
五、GAL
采用E2PROM工艺和灵活的输出结构，有电擦写反复编程的特性。
GAL的电路结构与PAL类似，由可编程的与逻辑阵列、固定 的或逻辑阵列和输出电路组成，但GAL的输出端增设了可编程 的的输出逻辑宏单元（OLMC）。通过编程可将OLMC设置为 不同的工作状态，可实现PAL的所有输出结构，产生组合、时 序逻辑电路输出。
PLD硬件特性与编程技术
2.1 概 述
2．PLD的特点
（1）编程方便：利用开发工具，用户可反复编程、擦除，修 改设计方便
（2）集成度高：单片逻辑门数已达数十万门甚至上百万门 （3）速度快 （4）价格低 （5）开发周期短：EDA开发工具齐全，设计人员在很短时间
内可完成电路设计的输入、编译、仿真和编程，大大缩短 了开发周期。
00
SG0
SL06
11
10 01
R
Vcc 00
DQ Q
11
10 01
R
00
11
R
10 01
00
SG1
SL06
19 I/O7 18 I/O6
例：Y=AB C，用PAL阵列实现该式。
X A BC
( A B)C ( A B)C
( AB AB)C ( AB AB)C
ABC ABC ABC ABC
W0 An1 A1 A0 W1 An1 A1 A0
... W2n 1 An1 A1 A0
二、PROM
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
… … …
A0 A1
An1
与阵列 （不可 编程）
W0 W1
W p1
或阵列 （可编程）
p 2n
PROM的逻辑阵列结构
F0 F1
Fm1
2. OLMC的三种输出结构
寄存器模式
CLK和OE连接公共端。
寄存器输出结构
寄存器模式组合双向输出结构
复合模式
PLD硬件特性与编程技术
CLK和OE可作为普通输入端
简单模式
PLD硬件特性与编程技术
专用输入模式
专用组合输出模式
一个共用时钟CLK
8个输入缓冲器
3. GAL16V8 的基本结构
8个反馈缓冲器 8个输出缓冲器 8个OLMC
(3) 100%可测试：GAL的宏单元接成时序状态，可 以通过测试软件对它们的状态进行预置，从而可以 随意将电路置于某一状态，以缩短测试过程，保证 电路在编程以后，对编程结果100％可测。
(4) 高性能的E2COMS工艺：GAL的高速度、低功 耗，编程数据可保存20年以上。
正是由于这些良好的特性，使GAL器件成为数字 系统设计的初期理想器件。
PAL的基本结构
PAL器件的输入、输出结构以及输入、输出的 数目是由集成电路制造商根据实际设计情况大致 估计确定。PAL器件的型号很多，它的典型输出 结构通常有四种，其余的结构是在这四种结构基 础上变形而来。
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
(1) 专用输出基本门阵列结构
一个输入
GAL器件型号定义和PAL一样根据输入输出的数量来确定， GAL16V8中的16表示阵列的输入端数量，8表示输出端数量， V则表示输出形式可以改变的普通型。
PLD硬件特性与编程技术
PAL结构
适当地为OLMC进行 编程，GAL就可以在 功能上代替前面讨论
过的PAL各种类型及 其派生类型。
GAL结构
1. GAL输出逻辑宏单元OLMC的组成 输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选
2.2 低密度PLD可编程原理
A2 A1 A0
A2 A1 A0
F2 F1 F0
PLA与 PROM的比较
F2 F1 F0
例：用PLA实现逻辑函数
用PLA实现三八译码器
三八译码器真值表
A2 A1 A0 输出
A2 A1 A0
0 0 0 只 Y0=0 0 0 1 只 Y1=0
1 1 1 只 Y7=0
Y0 A2 A1 A0 Y1 A2 A1 A0
2.2 低密度PLD可编程原理
(4) 带异或门的寄存器型输出结构
两个和项异或之后，在时钟 上升沿到来时存入触发器内。
把乘积项分割 成两个和项。
增加了一个异或门
有些PAL器件是由数个同一结构类型组成，有的则是由不同 类型结构混合组成。
PLD硬件特性与编程技术
CLK/I 0 1
2.2 低密度PLD可编程原理
……
Y7 A2 A1 A0
A2 A1 A0 A2 A1 A0
Y0 Y1
Y7
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理 四、PAL（Programmable Array Logic）
A1 A0 A0
F0
A1
F1
F1 F0
PAL结构
PAL的常用表示
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
PLD硬件特性与编程技术
▪ PLD可编程原理 ▪ CPLD和FPGA的工作原理 ▪ 编程与配置
FPGA的工作原理
PLD硬件特性与编程技术
2.1 概 述
一、什么是PLD？ 1．什么是PLD？
PLD：Programmable Logic Device，可编程逻辑器件
是用户可自行定义其逻辑功能的一种专用集成电路（ASIC）。
▪ 随着PLD成本和功耗不断降低、性能大幅度提高，PLD 开始取代高端 ASIC、DSP和微处理器。
PLD硬件特性与编程技术
2.1 概 述
四、可编程逻辑器件的分类
按集成度
PLD硬件特性与编程技术
2.1 概 述
按结构来划分
乘积项结构器件:其基本结构为”与-或阵列”，大部分PLD和 C查P找LD表结构器件：由简单的查找表组成可编程门，再构成阵 列形式，多数FPGA
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
一、电路符号表示
PLD具有较大的与或阵列，逻辑图
的画法与传统的画法有所不同。
常用逻辑门符号与现有国标符号的对照
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
1. 输入缓冲器表示方法
PLD的互补缓冲器
PLD的互补输入
PLD硬件特性与编程技术
固定或阵列 可编程与阵列
PLD硬件特性与编程技术 2.2 低密度PLD可编程原理 4 GAL器件优点
(1) 有较高的通用性和灵活性：它的每个逻辑宏单元 可以根据需要任意组态，既可实现组合电路，又 可实现时序电路。
(2) 100％可编程：GAL采用浮栅编程技术，使与阵 列以及逻辑宏单元可以反复编程，当编程或逻辑设 计有错时，可以擦除重新编程、反复修改，直到得 到正确的结果，因 而每个芯片可100％编程。
0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31
11
10 01
R
00
SL07
0
SG1
7 I1 2
SL17
8
15 I2 3
11
10 01
R
00
SL06 SG1
SL16
一种PAL16V8的部分结构图
11
10 01
R
Vcc 00
DQ Q
11
10 01
R
00
11
R
10 01
择器MUX、时钟控制、使能控制和编程元件等组成，如下图：
组合输出
时序输出
乘积项数据选 择器(2选1)
PLD硬件特性与三编态程数技据选术择器(4选1)
2.2 低密度PLD可编程原理
输出数据选择 器(2选1)
反馈数据选择 器(4选1)
4个数据选择器：用不同的控制字实现不同的输出电路结构形式
PLD硬件特性与编程技术
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
对于大多数逻辑函数 而言，并不需要使用全部 最小项，造成浪费
三、PLA
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
A1
A0
或阵列
（可编程）
A1 A1 A0 A0
与阵列（可编程）
F1
F0
PLA逻辑阵列示意图
PLD硬件特性与编程技术
三、PLA
A
B
C
×
×
×
×
× ×
X
×
×
× ×
× ×
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
简单可编程逻辑器件存在的问题
阵列容量较小，片内触发器资源不足,不能适用于规模较大 的数字电路。
输入、输出控制不够完善，限制了芯片硬件资源的利用率 和它与外部电路连接的灵活性。
编程下载必须将芯片插入专用设备，使得编程不够方便， 设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下 载的编程技术。
按编程工艺来划分
熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、 FLASH型
PLD硬件特性与编程技术
2.1 概 述
PLD组成结构基本如下：
PLD主体
•组合输出 •时序输出
输入信号 输入 电路
互补 输入
与门 阵列
或门 乘积项 阵列
和项
输出 电路
输出函数
可直接 输出
反馈输入信号
也可反馈到输入
EDA开发软件
原始设计输入
器件配置信息
硬件设备 PLD
▪ PLD在编程灵活性、容量与速度等方面达到了相当高的水平， 可在一个器件中实现具有相当规模的、完整、高速的数字系 统。
▪ EDA开发工具也十分成熟高效，可使用HDL语言、电路图、波 形图等多种方法进行设计输入，并进行综合、仿真与编程。
▪ PLD广泛应用于产品开发、原型设计、小批量生产中。
二、可编程逻辑器件的发展历程
CPLD FPGA GAL PAL
PROM PLA
和
器
器 件
件器 件
器器 件件
70年代
80年代
内嵌复杂 功能模块 的SoPC
90年代
PLD硬件特性与编程技术
2.1 概 述
▪ 工艺线宽：由于生产工艺的发展，PLD集成电路的工艺 线宽可达到0.35m（1997年），0.15 m（2001年）， 0.13 m（2002、2003年）， 0.1 m（2004年）； 90nm （2005年）；目前半导体公司正重点研发60nm工艺。
逻辑函数表示：
F0 M W p1,0 p1 M1,0W1 M W 0,0 0 F1 M W p1,1 p1 M W 1,1 1 M W 0,1 0
Fm1 M W p1,m1 p1 M W 1,m1 1 M 0,m1W0
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
2.2 低密度PLD可编程原理
2. 与门和或门的表示方法
×
F1
固定连编接程连接
A B C D F1=A•B•C
F2
F2=B+C+D
ABCD
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
二、PROM
A0 A1
W0
地址
W1
存储单元
F0 F1
… … …
An1
译码器 Wp1
阵列
Fm1
p 2n
PROM基本结构
输入信号
四个乘积项通过 或非门低电平输出。
四个整积项
II
如输出采用或门，为高电平有效PAL器件。 若采用互补输出的或门，为互补输出器件。
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
(2) 可编程I/O输出结构 两个输入，一个来自外部I，另一来自反馈I/O。
8个乘积项
当最上面的乘积项为高电平时，三态门 开通，I/O可作为输出或反馈；乘积项为 低电平时，三态门关断，作为输入。
PLD硬件特性与编程技术 2.2 低密度PLD可编程原理 5 GAL器件缺点
时钟必须共用；
或的乘积项最多只有8个；
GAL器件规模小，达不到单片内集成一个数 字系统的要求； 尽管GAL器件有加密的功能，但随着解密技 术的发展，对于这种阵列规模小的可编程逻辑器 件解密已不是难题。
▪ 作为一种通用型器件生产，但其逻辑功能由用户通过器件编程 自行设定。
▪ PLD是一种数字集成电路的半成品，在它的芯片上按照一定的 排列方式集成了大量的门和触发器等基本逻辑元件，使用者可 以利用某种开发工具对它进行加工，等于把片内的元件连接起 来，使它完成某个逻辑电路或系统功能，成为一个可以在实际 电子系统中使用的专用集成电路。
A1
A0
或阵列
（可编程）
F0 A0 A1 A0A1 F1 A1A0
A1 A1 A0 A0 与阵列（固定）
F1 F0
用PROM完成半加器逻辑阵列
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
全译码
AB C 00 0 A B C
00 1
01 0
连接点编
程时，需画 一个叉。
11 1
输入变量的增加，会引起输出变量按2的幂次增加 。
PLD硬件特性与编程技术
(3) 寄存器型输出结构2：.2也低称密作时度序P结LD构可编程原理
CP和使能是PAL的公共端。
8个乘积项
或门输出通过D触发器，在 CP的上升沿时到达输出。
触发器的反相端反馈回 与阵列，作为输入参与
触发器的Q端 通过三态缓冲器
更复杂的时序逻辑运算。 送到输出引脚。
PLD硬件特性与编程技术
▪ 集成度：在一块硅片上可集成上千万个以上逻辑门。 ▪ 速度：器件的速度指标↑，FPGA的门延时﹤3ns，CPLD
的系统速度﹥180MHz。 ▪ 工艺手段：CMOS工艺在速度上超过双极型工艺，成为
PLD的主要工艺手段。
PLD硬件特性与编程技术
2.1 概 述
三、EDA技术与PLD的关系
PLD的应用开发过程中贯穿着EDA技术的应用
PLD硬件特性与编程技术
五、GAL
采用E2PROM工艺和灵活的输出结构，有电擦写反复编程的特性。
GAL的电路结构与PAL类似，由可编程的与逻辑阵列、固定 的或逻辑阵列和输出电路组成，但GAL的输出端增设了可编程 的的输出逻辑宏单元（OLMC）。通过编程可将OLMC设置为 不同的工作状态，可实现PAL的所有输出结构，产生组合、时 序逻辑电路输出。
PLD硬件特性与编程技术
2.1 概 述
2．PLD的特点
（1）编程方便：利用开发工具，用户可反复编程、擦除，修 改设计方便
（2）集成度高：单片逻辑门数已达数十万门甚至上百万门 （3）速度快 （4）价格低 （5）开发周期短：EDA开发工具齐全，设计人员在很短时间
内可完成电路设计的输入、编译、仿真和编程，大大缩短 了开发周期。
00
SG0
SL06
11
10 01
R
Vcc 00
DQ Q
11
10 01
R
00
11
R
10 01
00
SG1
SL06
19 I/O7 18 I/O6
例：Y=AB C，用PAL阵列实现该式。
X A BC
( A B)C ( A B)C
( AB AB)C ( AB AB)C
ABC ABC ABC ABC
W0 An1 A1 A0 W1 An1 A1 A0
... W2n 1 An1 A1 A0
二、PROM
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
… … …
A0 A1
An1
与阵列 （不可 编程）
W0 W1
W p1
或阵列 （可编程）
p 2n
PROM的逻辑阵列结构
F0 F1
Fm1
2. OLMC的三种输出结构
寄存器模式
CLK和OE连接公共端。
寄存器输出结构
寄存器模式组合双向输出结构
复合模式
PLD硬件特性与编程技术
CLK和OE可作为普通输入端
简单模式
PLD硬件特性与编程技术
专用输入模式
专用组合输出模式
一个共用时钟CLK
8个输入缓冲器
3. GAL16V8 的基本结构
8个反馈缓冲器 8个输出缓冲器 8个OLMC
(3) 100%可测试：GAL的宏单元接成时序状态，可 以通过测试软件对它们的状态进行预置，从而可以 随意将电路置于某一状态，以缩短测试过程，保证 电路在编程以后，对编程结果100％可测。
(4) 高性能的E2COMS工艺：GAL的高速度、低功 耗，编程数据可保存20年以上。
正是由于这些良好的特性，使GAL器件成为数字 系统设计的初期理想器件。
PAL的基本结构
PAL器件的输入、输出结构以及输入、输出的 数目是由集成电路制造商根据实际设计情况大致 估计确定。PAL器件的型号很多，它的典型输出 结构通常有四种，其余的结构是在这四种结构基 础上变形而来。
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
(1) 专用输出基本门阵列结构
一个输入
GAL器件型号定义和PAL一样根据输入输出的数量来确定， GAL16V8中的16表示阵列的输入端数量，8表示输出端数量， V则表示输出形式可以改变的普通型。
PLD硬件特性与编程技术
PAL结构
适当地为OLMC进行 编程，GAL就可以在 功能上代替前面讨论
过的PAL各种类型及 其派生类型。
GAL结构
1. GAL输出逻辑宏单元OLMC的组成 输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选
2.2 低密度PLD可编程原理
A2 A1 A0
A2 A1 A0
F2 F1 F0
PLA与 PROM的比较
F2 F1 F0
例：用PLA实现逻辑函数
用PLA实现三八译码器
三八译码器真值表
A2 A1 A0 输出
A2 A1 A0
0 0 0 只 Y0=0 0 0 1 只 Y1=0
1 1 1 只 Y7=0
Y0 A2 A1 A0 Y1 A2 A1 A0
2.2 低密度PLD可编程原理
(4) 带异或门的寄存器型输出结构
两个和项异或之后，在时钟 上升沿到来时存入触发器内。
把乘积项分割 成两个和项。
增加了一个异或门
有些PAL器件是由数个同一结构类型组成，有的则是由不同 类型结构混合组成。
PLD硬件特性与编程技术
CLK/I 0 1
2.2 低密度PLD可编程原理
……
Y7 A2 A1 A0
A2 A1 A0 A2 A1 A0
Y0 Y1
Y7
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理 四、PAL（Programmable Array Logic）
A1 A0 A0
F0
A1
F1
F1 F0
PAL结构
PAL的常用表示
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
PLD硬件特性与编程技术
▪ PLD可编程原理 ▪ CPLD和FPGA的工作原理 ▪ 编程与配置
FPGA的工作原理
PLD硬件特性与编程技术
2.1 概 述
一、什么是PLD？ 1．什么是PLD？
PLD：Programmable Logic Device，可编程逻辑器件
是用户可自行定义其逻辑功能的一种专用集成电路（ASIC）。
▪ 随着PLD成本和功耗不断降低、性能大幅度提高，PLD 开始取代高端 ASIC、DSP和微处理器。
PLD硬件特性与编程技术
2.1 概 述
四、可编程逻辑器件的分类
按集成度
PLD硬件特性与编程技术
2.1 概 述
按结构来划分
乘积项结构器件:其基本结构为”与-或阵列”，大部分PLD和 C查P找LD表结构器件：由简单的查找表组成可编程门，再构成阵 列形式，多数FPGA
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
一、电路符号表示
PLD具有较大的与或阵列，逻辑图
的画法与传统的画法有所不同。
常用逻辑门符号与现有国标符号的对照
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
1. 输入缓冲器表示方法
PLD的互补缓冲器
PLD的互补输入
PLD硬件特性与编程技术
固定或阵列 可编程与阵列
PLD硬件特性与编程技术 2.2 低密度PLD可编程原理 4 GAL器件优点
(1) 有较高的通用性和灵活性：它的每个逻辑宏单元 可以根据需要任意组态，既可实现组合电路，又 可实现时序电路。
(2) 100％可编程：GAL采用浮栅编程技术，使与阵 列以及逻辑宏单元可以反复编程，当编程或逻辑设 计有错时，可以擦除重新编程、反复修改，直到得 到正确的结果，因 而每个芯片可100％编程。
0 3 4 7 8 11 12 15 16 19 20 23 24 27 28 31
11
10 01
R
00
SL07
0
SG1
7 I1 2
SL17
8
15 I2 3
11
10 01
R
00
SL06 SG1
SL16
一种PAL16V8的部分结构图
11
10 01
R
Vcc 00
DQ Q
11
10 01
R
00
11
R
10 01
择器MUX、时钟控制、使能控制和编程元件等组成，如下图：
组合输出
时序输出
乘积项数据选 择器(2选1)
PLD硬件特性与三编态程数技据选术择器(4选1)
2.2 低密度PLD可编程原理
输出数据选择 器(2选1)
反馈数据选择 器(4选1)
4个数据选择器：用不同的控制字实现不同的输出电路结构形式
PLD硬件特性与编程技术
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
对于大多数逻辑函数 而言，并不需要使用全部 最小项，造成浪费
三、PLA
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
A1
A0
或阵列
（可编程）
A1 A1 A0 A0
与阵列（可编程）
F1
F0
PLA逻辑阵列示意图
PLD硬件特性与编程技术
三、PLA
A
B
C
×
×
×
×
× ×
X
×
×
× ×
× ×
PLD硬件特性与编程技术
2.2 低密度PLD可编程原理
简单可编程逻辑器件存在的问题
阵列容量较小，片内触发器资源不足,不能适用于规模较大 的数字电路。
输入、输出控制不够完善，限制了芯片硬件资源的利用率 和它与外部电路连接的灵活性。
编程下载必须将芯片插入专用设备，使得编程不够方便， 设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下 载的编程技术。
按编程工艺来划分
熔丝型、反熔丝型、EPROM型、EEPROM型、SRAM型、 FLASH型
PLD硬件特性与编程技术
2.1 概 述
PLD组成结构基本如下：
PLD主体
•组合输出 •时序输出
输入信号 输入 电路
互补 输入
与门 阵列
或门 乘积项 阵列
和项
输出 电路
输出函数
可直接 输出
反馈输入信号
也可反馈到输入
EDA开发软件
原始设计输入
器件配置信息
硬件设备 PLD
▪ PLD在编程灵活性、容量与速度等方面达到了相当高的水平， 可在一个器件中实现具有相当规模的、完整、高速的数字系 统。
▪ EDA开发工具也十分成熟高效，可使用HDL语言、电路图、波 形图等多种方法进行设计输入，并进行综合、仿真与编程。
▪ PLD广泛应用于产品开发、原型设计、小批量生产中。