全耗尽CMOS／SIMOX器件研制

全耗尽CMOS／SIMOX器件研制
李金华;姜美芬
【期刊名称】《微细加工技术》
【年(卷),期】1996(000)003
【摘要】在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。

该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。

５Ｖ时，例相器的平均延迟时间达６ｎｓ。

【总页数】5页(P31-35)
【作者】李金华;姜美芬
【作者单位】江苏石油化工学院;常州半导体厂
【正文语种】中文
【中图分类】TN386.1
【相关文献】
1.薄膜全耗尽CMOS/SOI器件研究 [J], 颜志英;王雄伟;丁峥
2.1．5μm全耗尽CMOS／SIMOX门阵列的研制 [J], 张兴;魏丽琼;王阳元
3.薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究 [J], 程玉华;魏丽琼;孙玉秀;阎桂珍;李映雪;武国英;王阳元
4.薄膜全耗尽CMOS／SIMOX的高温特性分析 [J], 竺士炀;高剑侠;林成鲁;李金华
5.多晶硅双栅全耗尽SOI CMOS器件与电路 [J], 连军;海潮和
因版权原因，仅展示原文概要，查看原文内容请购买。