数电11(编码器)

此为键盘输入 8421BCD码编码器。
3) 优先编码器 普通编码器：任何时候只允许输入一个有效编码信号， 否则输出就会发生混乱。 (1)优先编码器的提出： 实际应用中，经常有两个 或更多输入编码信号同时 有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序， 即优先级别。 识别多个编码请求信号的优先级别，并能按预先设定的优先 级别，只对其中优先权最高的一个进行编码的逻辑部件称为 优先编码器。
4)8/3线优先编码器应用举例
用二片CD4532构成16/4线优先编码器,要求： a）16输入A15 ~ A0 ，优先级别递减 b）4输出L3 L2 L1 L0 c）具有总的输入使能端EI、输出使能端EO、优先 编码工作状态标志GS （所有功能类似8/3线优先编码器） 逻辑图如下：
A15 A14 A13 A12 A11 A10 A9 A8
真值表
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 A B C D GS 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1
A 7 A 6 A 5 A4 A 3 A2 A1 A0
I7I 6I5 I4 I3 I2 I1I0
I7I 6I5 I4 I3 I2 I1I0
(EI) EI1
EI CD4532(1) GS
EO
EO1
EI0
EI CD4532(0)
GS GS0
EO
EO0 (EO)
Y2 Y1Y0
Y2 Y1Y0
GS1
功能
1
GS L3
I0 I1 I2 I3
Y1 Y0
二 进 制 码 输 出
常用编码规则：I0、I1、I2、I3对应00，01，10，11 任意一个时刻，如果某一个输入端Ii变为高电平，即Ii发出编 码请求，输出端Y1Y0将按照编码规则，将Ii所对应的2位二进制码 输出。
(2) 4线─2线普通二进制编码器实例 (设计) 为正常工作，普通编码器任一 时刻输入端只能有一个发出编 码请求 编码器的输入为高电平有效。
I2 = I3 = 1 , I1= I0= 0时，
Y1Y0 = ？
Y1Y0 = 00
当所有的输入都为1时， Y1Y0 = ？ Y1Y0 = 00
无法输出有效编码。
结论：普通编码器不能有两个以上的输入端同时有效。
例：分析下面逻辑图的功能（S不能同时闭合）
VCC 1kΩ × 10
0 1 2 3 4 5 6 7 8 9
&
1
Y
1
&
&
1
Y
2
I0 E I 1 1
≥ 1 ≥ 1
≥ 1 ≥ 1
&
1 1
G S E O
CD4532功能表
EI
①未选中（禁止） ②选中：无编码请求 ③选中：有编码请求
I7 I 6 I5 I4 I3 I2 I1I0
Y2 Y1 Y0 GS EO
0 1 1 1 1 1 1 1 1 1
X 0 1 0 0 0 0 0 0 0
X 0 X 1 0 0 0 0 0 0
X 0 X X 1 0 0 0 0 0
X 0 X X X 1 0 0 0 0
X 0 X X X X 1 0 0 0
X 0 X X X X X 1 0 0
X 0 X X X X X X 1 0
X 0 X X X X X X X 1
0 0 1 1 1 1 0 0 0 0
1
L2
1
L1
1
L0
16/4线编码器状态① ：EI=0
EI1= 0，(1)禁止， EO1=0
→EI0 = 0，(0)禁止。两片均处于状态①。 两片所有输出端（数据，状态）均为0。 ∴ L3 L2 L1 L0 、GS 、EO均为0。
A15 A14 A13 A12 A11 A10 A9 A8
A 7 A 6 A 5 A4 A 3 A2 A1 A0
(2)4─2
线优先编码器实例（设计）
输入I3 I0高电平有效，输出Y1 Y0为二进制代码 输入优先级从高到低为
（1）列出功能表
输 入
I0 1 × I1 0 1 I2 0 0 I3 0 0
I3 ~ I0
（2）写出逻辑表达式
输 出
Y1 0 0 Y0 0 1
Y1 = I2 I3 + I3 Y0 = I1 I2 I3 + I3
4.4.1 编码器
一、编码器 (Encoder)的概念与分类 数字系统可以处理现实中的各种信息，但这些信息必须 先被表示为二进制码，才能被数字系统接受并识别。
编码：用二进制代码表示具体信息的过程称为编码。 如：8421BCD码中，用1000表示数字8 如：ASCII码中，用1000001表示字母A等 编码器：具有编码功能的逻辑电路。 能够按照既定的编码规则自动将输入端的信息表示为二进制 码输出的电路称为编码器。
A 7 A 6 A 5 A4 A 3 A2 A1 A0
I7I 6I5 I4 I3 I2 I1I0
I7I 6I5 I4 I3 I2 I1I0
(EI) EI1
EI CD4532(1) GS
EO
EO1
EI0
EI CD4532(0)
GS GS0
EO
EO0 (EO)
Y2 Y1Y0
Y2 Y1Y0
GS1
功能
1
GS L3
1、编码器的工作原理 1）普通二进制编码器 (1)二进制编码器的结构框图 I0 I1
I
2n 个 输入
二进制 编码器
Y0 Y1
n 位二进 制码输出
2n -1
Yn-1
n位二进制码最多有2n个不同组合，亦即2n个二进制码，从 而最多可以代表2n个信息。所以编码器如果有n个输出端，则 有2n个输入端。
(2) 4线─2线普通二进制编码器实例 (设计) I0~I3：代表4个信息，设高电平有效 有效意味着发出编码请求 Y1~Y0：代表2位二进制码，其4种 4 不同的变量组合即为4种代码，按 输 照既定的编码规则，分别代表输 入 入端的4个信息。 （a）逻辑框图
EI1=1，(1)处于状态② ，Y2 Y1 Y0=000, GS1=0，EO1 =1 →EI0 =1，(0)处于状态②，Y2 Y1 Y0=000, GS0=0，EO0 =1
∴L3 =GS1=0，L2 L1 L0 =000， GS=0，EO=1
A15 A14 A13 A12 A11 A10 A9 A8
I0 I1 I2 I3 1 1 1 1 & ≥ & & ≥ & 1 Y0 1 Y1
（d）普通编码器的限制
Y I2I3 I0I I2I3 1 I 0I 1 1
I0 I1 I2 I3 1 1 1 1 & ≥ & & ≥ & 1 Y0 1 Y1
Y I2I3 I0I I2I3 0 I 0I 1 1
I7I 6I5 I4 I3 I2 I1I0
I7I 6I5 I4 I3 I2 I1I0
(EI) EI1
EI CD4532(1) GS
EO
EO1
EI0
EI CD4532(0)
GS GS0
EO
EO0 (EO)
Y2 Y1Y0
Y2 Y1Y0
GS1
功能
1
GS L3
1
L2
1
L1
1
L0
16/4线编码器状态② ： EI=1, A15～A0无编码请求
EO0 (EO)
Y2 Y1Y0
Y2 Y1Y0
GS1
功能
1
GS L3
1
L2
1
L1
1
L0
16/4线编码器状态③ ： EI=1, A15～A0有编码请求
2）A15～A8有编码请求, A7～A0有或无编码请求 EI1=1，(1)处于状态③，Y2 Y1 Y0:111~000，GS1=1，EO1 =0 → EI0=0 ，(0)处于状态①，其全部输出为0。 ∴ L3 =GS1=1，L2 L1 L0对应(1)的Y2 Y1 Y0，GS=1, EO =0； L3L2 L1 L0对应的A15～A8编码范围从1000～1111。
作业
作业根据大学号分单双号交，每周一次，上课前交。
P195 4.4.2 其它题目自己做并对答案。
GS ( A B C D ) S 0
D S S S S S 9 7 5 3 1
CS 7S 6S 3S 2
B S 7S 6S 5S 4
A S9S8
分析： (1) S0~S9为输入，低电平有效； (2) S0~S9任一为0（任一键按下）时， ABCD输出与其数字对应的 8421码。（A为高位，D为低位） (3) 无信号输入（没有键按下）时，GS=0，ABCD输出代码无效。
0 0 1 1 0 0 1 1 0 0
0 0 1 0 1 0 1 1 1
0 1 0 0 0 0 0 0 0 0
EI：输入使能端(高电平有效)
要会看 GS，EO：均无效，表明芯片处于状态① 。 功能表 EO：有效时，表明芯片处于状态② 。用于编码器级连。
GS：有效时，表明芯片处于状态③ 。优先编码工作状态标志
（3）画出逻辑电路（略）
×
×
×
×
1
×
0
1
1
1
0
1
低
高
2、 集成电路编码器
输入高电 平有效
优先编码器CD4532的示意框图、引脚图
输出使能（高电 平有效）
优先编码工作状 态标志 （高电平有效）
I4 二进制码输出 I 5 I6 I7 EI Y2 Y1 GND
1 2 3 4 5 6 7 8 16 V CC 15 E O 14 G S 13 I3 I2 12 I1 11 I0 10 Y0 9
A15 A14 A13 A12 A11 A10 A9 A8
A 7 A 6 A 5 A4 A 3 A2 A1 A0
I7I 6I5 I4 I3 I2 I1I0
I7I 6I5 I4 I3 I2 I1I0
(EI) EI1
EI CD4532(1) GS
EO
EO1
EI0
EI CD4532(0)
GS GS0
EO
优 先 级 别
低
高
I0 EO I1 GS I2 I3 I4 C D 4 5 3 2 I5 Y0 I6 Y1 I7 Y2 EI
输入使能（高电 平有效）
CD4532电路图
I1 I2 1 1 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1
&
&
1
Y
0
I3 I4 I5 I6 I7
1 1 1 1 1 1 1 1
&
（b）逻辑功能表
I0 I1 I2 I3 Y1 0 0 1 1 Y0 0 1 0 1
1
0 0 0
0
1 0 0
0
0 1 0
0
0 0 1
Y I2I3 I0I I2I3 1 I 0I 1 1 Y I2I3 I0I I2I3 0 I 0I 1 1
（c）逻辑电路图
Y I2I3 I0I I2I3 1 I 0I 1 1 Y I2I3 I0I I2I3 0 I 0I 1 1
4 组合逻辑电路
4.1组合逻辑电路的分析 4.2组合逻辑电路的设计
4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.5组合可编程电路 4.6用Verilog HDL描述组合逻辑电路
4.4 若干典型的组合逻辑集成电路
4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术运算电路
1
L2
1
L1
1
L0
16/4线编码器状态③ ： EI=1, A15～A0有编码请求 1）A15～A8无编码请求, A7～A0有编码请求
EI1=1,(1)处于状态②，Y2 Y1 Y0=000, GS1=0，EO1 =1
→EI0 =1，(0)处于状态③，Y2 Y1 Y0:111~000，GS0=1，EO0 =0 ∴ L3 =GS1=0，L2 L1 L0对应(0)的Y2 Y1 Y0，GS=1，EO =0； L3L2 L1 L0对应的A7～A0编码范围从0000～0111。
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
&
Si:闭合为0
GS
断开为1
A S9S8 B S7S6S5S4 C S7S6S3S2 D S9S7S5S3S1 GS ( A B C D ) S 0
≥1 & & & & D C B A